半导体器件的栅极形成方法技术

本发明专利技术提供了一种半导体器件的栅极形成方法，包括：提供半导体衬底，所述半导体衬底表面具有介质层；在所述介质层表面形成多晶硅层；在所述多晶硅层表面形成硬掩膜层；在所述硬掩膜层表面形成光致抗蚀剂图形；以所述光致抗蚀剂图形为掩膜刻蚀所述硬掩膜层形成定义栅极位置的硬掩膜图形；移除所述光致抗蚀剂图形；湿法刻蚀削减所述硬掩膜图形的线宽；以削减后的硬掩膜图形刻蚀所述多晶硅层形成栅极；移除所述硬掩膜图形。本发明专利技术的方法能够获得特征尺寸更小的栅极，特别适合于线宽特征尺寸在６５ｎｍ以下的栅极的形成。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种金属氧化物半导体(MOS)器件栅极结构的形成方法。
技术介绍
在金属氧化物半导体(MOS)器件，以下简称MOS器件的制造工艺 中，多晶硅是制造栅极的优选材料，其具有特殊的耐热性以及较高的刻 蚀成图精确性。栅极的制造方法首先需在半导体衬底上形成一层栅极氧 化硅，然后在栅极氧化层上沉积多晶硅层，随后涂布光刻胶并图案化光 刻胶层后刻蚀多晶硅层形成栅极。随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、 高集成度方向发展，半导体器件的栅极变得越来越细且长度变得较以往 更短。在制造工艺进入65nm工艺节点之后，栅极的最小特征尺寸已经达 到65nm以下，甚至达到40nm。在此条件下，作为刻蚀掩膜的光刻胶图 形的宽度要求不断缩小变窄以适应栅极特征尺寸的需要。申请号为200410093459的中国专利申请7>开了 一种可以减小4册特征 尺寸的栅极制造方法。该方法对硬掩膜的尺寸进行削减，然后再利用削 减后的硬掩膜图形刻蚀多晶硅。图1至图7为说明现有栅极制造方法的 剖面示意图。如图1所示，在衬底10上生长一层4册极氧化层12,在栅才及 氧化层12上沉积多晶硅层14,然后在多晶硅层14表面形成硬掩膜层16。 接下来如图2所示，在硬掩膜层16表面涂布光刻胶，并对其图案化形成 光刻胶图形18。然后如图3所示，利用等离子体对光刻胶图形18进行刻 蚀，使光刻胶图形18的宽度变窄，从而达到削减的目的。然后刻蚀硬掩 膜层16,形成栅极硬掩膜20,如图4所示；随后去除光刻胶图形18，以硬掩膜层16为掩膜刻蚀多晶硅层14形成栅极22，并移除所述硬掩膜层 20，如图5至图7所示。然而，由于光刻胶自身的特点，其不能被过度地被刻蚀，否则在长 时间刻蚀过程中，光刻胶图形由于过窄易出现物理形貌倒塌的现象。而 且长时间的刻蚀会对光刻胶图形侧壁变得不规则，导致后续刻蚀多晶硅 形成的栅极形状轮廓不规则。
技术实现思路
本专利技术提供了 一种金属氧化物半导体(MOS )器件栅极结构的形成 方法，能够获得特征尺寸更小的栅极。一方面提供了一种半导体器件的棚4及形成方法，包括提供半导体衬底，所述半导体衬底表面具有介质层；在所述介质层表面形成多晶硅层；在所述多晶硅层表面形成硬掩膜层；在所述硬掩膜层表面形成光致抗蚀剂图形；以所述光致抗蚀剂图形为掩膜刻蚀所述硬掩膜层形成定义栅极位 置的硬掩膜图形；移除所述光致抗蚀剂图形；湿法刻蚀削减所述硬掩膜图形的线宽；以削减后的硬掩膜图形刻蚀所述多晶硅层形成栅极；移除所述硬掩膜图形。优选地，所述硬掩膜层为氮化硅或氮氧化硅。优选地，采用磷酸湿法刻蚀所述硬掩膜图形。优选地，所述光致抗蚀剂层的厚度为200nm 400nm。优选地，所述^更掩膜层的厚度为300~600A。另一方面，提供了一种，包括 提供半导体衬底，所述半导体衬底表面具有介质层；在所述介质层表面形成多晶硅层； 在所述多晶硅层表面形成硬掩膜层； 在所述石更掩膜层表面形成光致抗蚀剂图形；以所述光致抗蚀剂图形为掩膜刻蚀所述硬掩膜层形成定义栅极位 置的硬掩膜图形；移除所述光致抗蚀剂图形； 湿法刻蚀削减所述硬掩膜图形的线宽； 以削减后的硬掩膜图形刻蚀所述多晶硅层形成栅极。 优选地，所述硬掩膜层为氮化硅或氮氧化硅。 优选地，采用磷酸湿法刻蚀所述硬掩膜图形。 优选地，所述光致抗蚀剂层的厚度为200nm 400nm。 优选地，所述石更掩膜层的厚度为300~600A。 与现有技术相比，本专利技术具有以下优点本专利技术的栅极形成方法在多晶硅层表面形成硬掩膜层和光刻胶图 形之后，不对光刻胶图形进行等离子体刻蚀削减，而是先利用所述光刻 胶图形刻蚀所述硬掩膜层，形成用于刻蚀栅极的硬掩膜，随后将上述光 刻胶图形去除。本专利技术的栅极形成方法没有对光刻胶图形进行削减，而 是利用磷酸对硬掩膜进行湿法刻蚀，对硬掩膜进行尺寸削减。由于硬掩 膜的材料为氮化硅或氮氧化硅，磷酸对其具有很高的刻蚀选择比，而且 氮化硅或氮氧化硅质地细腻而且硬度较高，利用磷酸湿法腐蚀时能够达 到很好的削减效果，能够得到线宽更窄的硬掩膜图形，有利于形成线宽 特征尺寸更窄的栅极结构。避免了因削减光刻胶图形带来的，例如削减 程度有限、削减后图形侧壁侵蚀等问题。 附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上 述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记 指示相同的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主 旨。在附图中，为清楚明了，放大了层和区域的厚度。图1至图7为说明现有技术中栅极形成方法的剖面示意图； 图8至图14为根据本专利技术实施例的栅极形成方法的剖面示意图。 具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是 本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员 可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公 开的具体实施的限制。本专利技术提供的金属氧化物半导体器件栅极结构的形成方法特别适物半导体器件不仅是MOS晶体管，还可以是CMOS (互补金属氧化物 半导体器件)中的PMOS晶体管和NMOS晶体管。图8至图14为根据本专利技术实施例的栅极形成方法的剖面示意图。 如图8所示，在半导体衬底100中浅沟槽隔离结构并形成栅^l氧化层 120。衬底100为单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以 是绝缘体上硅(SOI),还可以包括其它的材料，例如锑化铟、碲化铅、 砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100 的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本专利技术 的精神和范围。特征尺寸在65nm以下的半导体器件，栅极氧化层120 作为栅极电介质层，其材料优选为高介电常数(high k)材料。可以作 为形成高介电常数栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧 化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层120的材料的少数示例，但是 该层可以由减小栅极漏电流的其它材料形成。栅极氧化层120的生长方 法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、化学气相淀 积(CVD )、等离子体增强型化学气相淀积(PECVD)工艺，优选为原 子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层120之间会形 成光滑的原子界面，可以形成理想厚度的栅极氧化层。本专利技术实施例中， 栅极氧化层120优选的厚度在10-20A之间。值得注意的是，在不同的 情况中，栅极氧化层120可以采用不同的材料和不同的厚度。然后，在栅极氧化层120表面形成多晶硅层140。多晶硅层140的 材料为多晶硅或搀杂金属杂质的多晶硅，金属杂质至少包括一种金属 (例如钛、钽、鴒等)以及金属硅化物。形成多晶硅层140的方法包括 化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等工 艺。多晶硅层140的成膜厚度为800A 12本文档来自技高网...

【技术保护点】
一种半导体器件的栅极形成方法，包括：　提供半导体衬底，所述半导体衬底表面具有介质层；　在所述介质层表面形成多晶硅层；　在所述多晶硅层表面形成硬掩膜层；　在所述硬掩膜层表面形成光致抗蚀剂图形；　以所述光致抗蚀剂图形为掩膜刻蚀所述硬掩膜层形成定义栅极位置的硬掩膜图形；　移除所述光致抗蚀剂图形；　湿法刻蚀削减所述硬掩膜图形的线宽；　以削减后的硬掩膜图形为掩膜刻蚀所述多晶硅层形成栅极；　移除所述硬掩膜图形。

【技术特征摘要】
1、一种半导体器件的栅极形成方法，包括提供半导体衬底，所述半导体衬底表面具有介质层；在所述介质层表面形成多晶硅层；在所述多晶硅层表面形成硬掩膜层；在所述硬掩膜层表面形成光致抗蚀剂图形；以所述光致抗蚀剂图形为掩膜刻蚀所述硬掩膜层形成定义栅极位置的硬掩膜图形；移除所述光致抗蚀剂图形；湿法刻蚀削减所述硬掩膜图形的线宽；以削减后的硬掩膜图形为掩膜刻蚀所述多晶硅层形成栅极；移除所述硬掩膜图形。2、 如权利要求1所述的方法，其特征在于所述硬掩膜层为氮化 珪或氮氧化珪。3、 如权利要求1所述的方法，其特征在于采用磷酸湿法刻蚀所 述硬掩膜图形。4、 如权利要求1所述的方法，其特征在于所述光致抗蚀剂层的 厚度为200nm 400nm。5、 如权利要求1所述的方法，其特征在于所述硬掩膜层的厚度 为300~60...

【专利技术属性】
技术研发人员：毛刚，王家佳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]