高单元密度沟槽MOSFET中的不同台面尺寸制造技术

提供了在保持低闩住基极电阻的同时具有用于高电流承载能力的高单元密度的功率ＭＯＳＦＥＴ的电路、方法、以及设备。一个器件采用具有不同台面（沟槽栅极之间的区）尺寸的多个晶体管单元。在多个较大单元中利用重体蚀刻来减小闩住基极电阻。该蚀刻去除台面区中的硅，随后以低阻抗的铝来代替。没有接受该蚀刻的多个较小单元被用来增加器件的电流能力。通过确保这些单元具有较低ＢＶＤＳＳ击穿电压来将雪崩电流导向尺寸较大、闩住基极电阻较低的单元。可通过调整在较宽台面任一侧上的沟槽栅极的临界尺寸或宽度，或通过调整重体蚀刻的深度来改变大单元的ＢＶＤＳＳ。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体涉及功率MOSFET晶体管，以及更具体地，涉及 具有多种台面尺寸的功率MOSFET晶体管。
技术介绍
对功率MOSFET的使用迅速地变得普遍，由于其被要求用在 越来越多的应用中，其普遍性肯定能够在未来几年中广泛传播。4旦 是对这些应用的需求为这些器件的性能增加了负担。因此，需要具 有改善了性能的功率MOSFET器件。在通常的操作期间，当导电时，功率MOSFET通过电感器拉 (pull)电力t。当功率MOSFET关断时，电感器保持所存储的能量。 该所存储的能量产生通过电感器的电流，该电流作为电感器的品质 因子或Q的函数而随时间减小。当该器件进入雪崩击穿^^莫式时， 电^fu在功率MOSFET中消散。雪崩电流经由功率MOSFET器件的体二才及管(即，其漏才及和 多个阱区之间的结点)而流经功率MOSFET器件。对于n沟道晶 体管，雪崩电流从N型漏极流出，经过P阱，到达重体接触。由于 该晶体管祐 没计为用来处理该电流，所以这种作用是非石皮坏性的。但是，如果阱-源极二极管(well-source diode)导通时，可以 开i台三,欠寄生双才及作用 (secondary parasitic bipolar action )。 该二次双极作用可导致对器件具有-皮坏性的击穿(runaway)流。如果 阱电阻很大(即，如果闩住基极电阻太高)，则阱-源极二极管可导通。因此，期望减小闩住基极电阻以防止二次双极作用。但是，许 多减小该电阻的技术导致较大的单元尺寸。较大的单元尺寸减小了 能被集成的单元数量，并减小了器件的电流承载能力。因此，需要的是提供在保持低的闩住基极电阻的同时具有大量 单元的功率MOSFET晶体管的电路、方法、以及设备。
技术实现思路
因此，本专利技术的多个实施例提供了在保持低闩住基极电阻的同 时还具有用于高电流岸义载能力的高单元密度的功率MOSFET的电 路、方法、以及设备。本专利技术的示意性实施例采用具有不同台面尺寸的多个晶体管 单元。台面是沟槽功率MOSFET晶体管的源才及区(即，台面是沟 槽斥册才及之间的区)。尽管其他实施例可使用多于两种尺寸的台面， 但一个特定的实施例对其单元使用了两种尺寸的台面。本专利技术的特定实施例利用重体蚀刻(heavy body etch)来减小 沟冲曹4册功率MOSFET的闩住基极电阻。该蚀刻去除台面区中的硅， 然后以低阻抗的铝来代替。但是重体蚀刻需要的单元尺寸大于高电 流承载器件的标准(ideal)。因此，该实施例还利用了未接受该蚀 刻的多个较小的台面单元。这些较小的台面单元具有较高的闩住基极电阻。因此，为防止 这些器件发生二次双极击穿，大部分器件的雪崩电流被导向尺寸较 大、闩住基极电阻较小的单元。这可通过确保这些单元具有较小的体二极管击穿(BVDSS )电压来实现。具体地，将较大单元的BVDSS 制造得足够高以满足任何所需规格，但低于小单元的BVDSS击穿 电压。可通过调整较宽台面的任一侧上的沟槽栅极的临界尺寸(CD ) 或宽度，或通过调整重体蚀刻的深度来改变大单元的BVDSS。于是，功率MOSFET祐 没计为具有足够的大单元以处理所需 的雪崩电流。于是可以增加提供所需的器件电流承载能力所需要的 附加的较小单元的数量。本专利技术的各种实施例可使用本文中描述的 这些或其它特性中的一个或多个。参照下面的详细描述以及附图可以获得对本专利技术的本质和优 点的更好理解。附图说明图1是可以由本专利技术实施例包括的具有重体接触蚀刻(heavy body contact etch )的晶体管单元的侧#见图2是根据本专利技术实施例的晶体管的侧视图3是根据本专利技术实施例的相邻的窄和宽晶体管的侧视图4A示出了作为沟槽栅极宽度的函数的器件沟槽深度的变化；图4B示出了作为沟槽深度的函数的击穿电压的变化； 图5是根据本专利技术实施例的晶体管的俯视图6是示出设计符合本专利技术实施例的功率MOSFET器件的方 法的流禾呈图；以及图7是示出设计符合本专利技术实施例的功率MOSFET器件的方 法的另一流程图。具体实施例方式图1是可以由本专利技术实施例包括的具有重体接触蚀刻的晶体管 单元的侧:枧图。该器件包4舌体或本体区(body or bulk region ) 110、 漏才及区120、以及源才及区130。一般地，当如图1所示的晶体管导通并导电时，其通过电感器 拉电流。当晶体管关断时，存储在电感器中的能量产生流经该器件 的电流(此处示为IG)。该电流在体二4及管中造成雪崩击穿。在本 专利技术实施例中，该击穿是非破坏性的，并且该晶体管^皮设计用于处 理该电流。然而，如果闩住基极电阻变得过大，则阱-源极二极管会变成正 向偏置并开始传导大量的电流。该二极管起到双极晶体管的射极的 作用。由于该二次双才及岁丈应而产生的电流不可控并会变4寻足够大以 石皮坏器件。如图l所示，为防止阱-源才及二才及管正向偏置， -使用减小 闩住基极电阻的重体接触蚀刻对器件进行改进。具体地，通过重体4妾触蚀刻140去除体区110中的一部分。该 方法包括从台面中去除硅材料并以诸如铝的低电阻材料来进行代 替。该方法在减小器件的闩住基极电阻方面效果很好。然而，重体 接触蚀刻需要较宽的台面器件，从而减少了给定器件尺寸中单元的总量。但是期望在器件中包括大量的单元以增加其电流承载能力， 即，减小其导通电阻。因此，本专利技术实施例4吏用与处理电感器关断 电流所需一才羊多的4交宽的单元，同时4吏用附加的寿交窄单元以增加器 件中单元的全部凄t量以实现4氐的导通电阻，即，当导通并导电时高 的电流承载能力。图2示出了利用蚀刻的重体的低基极电阻&,的具有两种不同台面尺寸同时还提供了高单元密度的单元结构。该图包括宽单元 210和多个较窄单元220。宽单元210中的台面的尺寸大到足以进 4亍重体4妄触蚀刻，同时小单元220中的台面尺寸小到足以4吏沟槽密 度最大。该结构有如下多个参数M: 大台面尺寸；M,:小台面尺寸；n:每个管芯的大台面的凄史量；V每个大台面的小台面的数量；CD:大台面的沟槽开口尺寸；以及C1:小台面的沟槽开口尺寸。此外，当该器件关断时，存储在负载电感器中的能量产生雪崩 电流(I。)。存在使该体二极管击穿的两种情况。在一种情况中，击穿同时发生在宽和窄台面或单元中的体二极管中。由于体二极管的面积，而使流经较大台面的电流将比流经小台面的电流大M/M,倍。为阻止阱-源才及二才及管导电(以超过0.6伏 特的电压正向偏置)，要求小台面的闩^主基才及电阻尺，为66C安+^ [式i]根据该模型，增加每个管芯的大台面的数量()，或增加每个 大台面的小台面的数量(，)，或增加大台面尺寸与小台面尺寸的比率(M/M,)可显著减少小台面中只寸重体结构的需求。这种减少佳_ 得在小台面上的非蚀刻重体结构成为可能以及进一步增加沟槽密 度。在第二种情况(其是对具有该结构的实际器件进行建模的更精 确的方法)中，相邻单元屏蔽步丈应( screening effect)使得首先在大 台面区中的体二极管发生击穿。未受钳制的感应电流(/。)主要流 经大台面。闩住基极电阻的上限为《r<0.6f [式2]主要由每个管芯的大台面的凄t量和感应电流来确定UIS性能 (即，当器件处于雪崩击穿时的性能)，并且UIS本文档来自技高网...

【技术保护点】
一种沟槽栅功率ＭＯＳＦＥＴ器件，包括：　多个第一单元，具有第一单元间距，使用重体蚀刻形成所述多个第一单元；　多个第二单元，具有第二单元间距，所述第二单元间距窄于所述第一单元间距，所述多个第二单元不是使用所述重体蚀刻形成的。

【技术特征摘要】
【国外来华专利技术】US 2006-1-30 60/763,567;US 2006-7-7 11/482,6761.一种沟槽栅功率MOSFET器件，包括多个第一单元，具有第一单元间距，使用重体蚀刻形成所述多个第一单元；多个第二单元，具有第二单元间距，所述第二单元间距窄于所述第一单元间距，所述多个第二单元不是使用所述重体蚀刻形成的。2. 根据权利要求1所述的器件，其中，使用所述重体蚀刻来控制 所述多个第一单元的体二极管击穿电压。3. 根据权利要求1所述的器件，其中，使用沟槽的宽度来控制所 述多个第一单元的体二^l管击穿电压。4. 根据权利要求1所述的器件，其中，使用期望的关断电流规格 来确定所述多个第 一单元中的单元数量。5. 根据权利要求4所述的器件，其中，使用期望的导通电阻来确 定所述多个第二单元中的单元数量。6. 根据权利要求1所述的器件，其中，利用最小设计准则确定所 述第二间^巨。7. —种沟槽栅功率MOSFET器件，包括第一沟槽栅才及；第二沟槽栅极，位于距离所述第 一沟槽栅极第 一距离的 位置处；第三沟槽栅极，位于距离所述第二沟槽栅极第二距离的位置处；第一体区，包括第一阱并位于所述第一沟槽棚4及和所述第二沟槽4册极之间；以及第二体区，包括第二阱并位于所述第二沟槽棚4及和所述第三沟槽4册4及之间；其中，相比于所述第二体区，所述第一体区被处理为具 有较低的闩住基极电阻以及漏极-本体击穿电压，以及其中，所述第一距离大于所述第二距离。8. 根据权利要求7所述的器件，其中，使用重体蚀刻处理所述第一体区。9. 一种制造沟槽栅功率MOSFET器件的方法，包括使用漏极-本体击穿规格确定宽单元的宽度...

【专利技术属性】
技术研发人员：王琦，戈登乔治西姆，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]