半导体封装件制造技术

一种半导体封装件，包括：第一重新分布衬底；第一半导体芯片，其安装在第一重新分布衬底上；第二半导体芯片，其设置在第一半导体芯片的顶表面上；绝缘层，其围绕第一重新分布衬底上的第一半导体芯片和第二半导体芯片；第二重新分布衬底，其设置在第二半导体芯片上，并且第二半导体芯片安装在第二重新分布衬底上；以及连接端子，其设置在第一半导体芯片和第二半导体芯片的一侧，并且连接至第一重新分布衬底和第二重新分布衬底。第二半导体芯片的无源表面与第一半导体芯片的无源表面接触。在第一半导体芯片和第二半导体芯片之间的界面处，第一半导体芯片的上部和第二半导体芯片的下部构成由相同的材料形成的一体。构成由相同的材料形成的一体。构成由相同的材料形成的一体。

【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年6月9日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0069665的优先权和权益，该申请的公开内容以引用方式全部并入本文中。


[0003]本专利技术构思的实施例涉及一种半导体封装件。

技术介绍

[0004]电子工业对高性能、高速度和小型电子部件的需求日益增长。为了满足这些需求，已经提出了在单个封装件中提供多个半导体芯片的封装技术。
[0005]集成电路芯片可以以半导体封装件的形式实现，半导体封装件可以适当地应用于电子产品。在典型的半导体封装件中，半导体芯片安装在印刷电路板(PCB)上，并且通过键合导线或凸块电连接至PCB。近年来，已经对半导体封装件进行了各种开发以减小其尺寸、重量和
[0006]/或制造成本。另外，已经提出了将各种类型的半导体封装件以应用于大容量存储装置。

技术实现思路

[0007]本专利技术构思的实施例提供了小型化的半导体封装件及其制造方法。
[0008]本专利技术构思的实施例还提供了具有改善的结构稳定性的半导体封装件及其制造方法。
[0009]本专利技术构思的实施例还提供了具有改善的电特性的半导体封装件及其制造方法。
[0010]在实施例中，半导体封装件包括：第一重新分布衬底；第一半导体芯片，其安装在第一重新分布衬底上；第二半导体芯片，其设置在第一半导体芯片的顶表面上；绝缘层，其围绕第一重新分布衬底上的第一半导体芯片和第二半导体芯片；第二重新分布衬底，其设置在第二半导体芯片上，并且第二半导体芯片安装在第二重新分布衬底上；以及连接端子，其设置在第一半导体芯片和第二半导体芯片的一侧，并且连接至第一重新分布衬底和第二重新分布衬底。第二半导体芯片的无源表面与第一半导体芯片的无源表面接触。在第一半导体芯片和第二半导体芯片之间的界面处，第一半导体芯片的上部和第二半导体芯片的下部构成由相同的材料形成的一体。
[0011]在实施例中，半导体封装件包括：第一衬底；第一半导体芯片，其安装在第一衬底上；第二半导体芯片，其设置在第一半导体芯片的顶表面上；绝缘层，其围绕第一衬底上的第一半导体芯片和第二半导体芯片；第二衬底，其设置在绝缘层和第二半导体芯片上，并且第二半导体芯片安装在第二衬底上；连接端子，其在第一半导体芯片和第二半导体芯片的一侧穿过绝缘层，并且连接至第一衬底和第二衬底；以及天线图案，其设置在第二衬底的顶表面上，并且电连接至第二半导体芯片。第二半导体芯片通过第二衬底连接至天线图案，第
一半导体芯片通过第一衬底、连接端子和第二衬底连接至天线图案。
[0012]在实施例中，半导体封装件包括：第一衬底；第一半导体芯片，其安装在第一衬底的顶表面上，使得第一半导体芯片的第一有源表面面对第一衬底；第二衬底，其设置在第一半导体芯片上；第二半导体芯片，其安装在第二衬底的底表面上，使得第二半导体芯片的第二有源表面面对第二衬底；以及天线图案，其设置在第二衬底的顶表面上。在第一半导体芯片和第二半导体芯片之间的界面处，第一半导体芯片的上部和第二半导体芯片的下部构成由相同的材料形成的一体。天线图案设置在第二衬底的绝缘图案的顶表面上，并且连接至设置在绝缘图案中的互连图案。
[0013]在实施例中，制造半导体封装件的方法包括：提供第一晶片，其包括在一个方向上彼此间隔开的装置区域和装置区域之间的划线区域；在第一晶片的装置区域中形成第一半导体芯片；通过将绝缘材料注入第一晶片的第二表面中在第一晶片的第二表面处形成第一键合层，其中，通过表面处理工艺使第一晶片的上部氧化或氮化；提供第二晶片，其包括在一个方向上彼此间隔开的装置区域和装置区域之间的划线区域；在第二晶片的装置区域中形成第二半导体芯片；通过将绝缘材料注入第二晶片的第四表面中在第二晶片的第四表面处形成第二键合层，其中，通过表面处理工艺使第二晶片的上部氧化或氮化；将第二晶片在第一晶片上对齐，其中，第一晶片的装置区域与第二晶片的装置区域叠置，并且第一晶片的第一键合层面对第二晶片的第二键合层，并且与其接触；以及通过在第一键合层与第二键合层之间的界面处通过表面活化工艺执行的混合键合工艺将第一键合层和第二键合层彼此键合，其中，对第一键合层和第二键合层的表面执行表面活化工艺。
附图说明
[0014]图1是根据本专利技术构思的一些实施例的半导体封装件的截面图。
[0015]图2是图1的区域“A”的放大图。
[0016]图3和图4是根据本专利技术构思的一些实施例的半导体封装件的截面图。
[0017]图5和图6是根据本专利技术构思的一些实施例的半导体封装件的截面图。
[0018]图7是根据本专利技术构思的一些实施例的半导体封装件的截面图。
[0019]图8至图16是示出根据本专利技术构思的一些实施例的制造半导体封装件的方法的截面图。
[0020]图17至图20是示出根据本专利技术构思的一些实施例的制造半导体封装件的方法的截面图。
[0021]图21和图22是示出根据本专利技术构思的一些实施例的制造半导体封装件的方法的截面图。
[0022]图23至图26是示出根据本专利技术构思的一些实施例的制造半导体封装件的方法的截面图。
具体实施方式
[0023]在下文中将参照附图描述根据本专利技术构思的示例性实施例的半导体封装件。
[0024]图1是根据本专利技术构思的一些实施例的半导体封装件的截面图。图2是图1的区域“A”的放大图。
[0025]参照图1，根据实施例，提供第一衬底100。第一衬底100是重新分布衬底。例如，第一衬底100包括第一绝缘图案110和第一导电图案120。第一导电图案120中的每一个包括第一绝缘图案110之间的导电层和穿过第一绝缘图案110的过孔。第一导电图案120被第一绝缘图案110围绕。第一绝缘图案110包括诸如氧化硅(SiO
x
)或氮化硅(SiN
x
)的无机绝缘材料。可替代地，第一绝缘图案110包括聚合物材料。第一导电图案120包括金属。第一导电图案120重新分布安装在第一衬底100上的第一半导体芯片200。半导体封装件在第一衬底100上具有扇出结构。第一导电图案120连接至设置在第一衬底100的底表面上的衬底焊盘125。外部端子设置在衬底焊盘125上。另外，保护层设置在第一衬底100的底表面上。保护层覆盖第一绝缘图案110和第一导电图案120，并且暴露出衬底焊盘125。保护层可以包括绝缘聚合物(例如，环氧类聚合物)、味之素复合膜(ABF)、有机材料和无机材料中的至少一种。
[0026]根据实施例，第一半导体芯片200设置在第一衬底100上。当在平面图中观看时，第一半导体芯片200具有比第一衬底100的平面形状更小的平面形状。换言之，第一半导体芯片200的宽度小于第一衬底100的宽度。第一半导体芯片200面朝下设置。第一半导体芯片200具有面对第一衬底100的底表面200a和与底表面200a相对的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：第一重新分布衬底；第一半导体芯片，其安装在所述第一重新分布衬底上；第二半导体芯片，其设置在所述第一半导体芯片的顶表面上；绝缘层，其围绕所述第一重新分布衬底上的所述第一半导体芯片和所述第二半导体芯片；第二重新分布衬底，其设置在所述第二半导体芯片上，并且所述第二半导体芯片安装在所述第二重新分布衬底上；以及连接端子，其设置在所述第一半导体芯片和所述第二半导体芯片的一侧，并且连接至所述第一重新分布衬底和所述第二重新分布衬底，其中，所述第二半导体芯片的无源表面与所述第一半导体芯片的无源表面接触，并且其中，在所述第一半导体芯片和所述第二半导体芯片之间的界面处，所述第一半导体芯片的上部和所述第二半导体芯片的下部构成由相同的材料形成的一体。2.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片的上部和所述第二半导体芯片的下部包含绝缘材料。3.根据权利要求2所述的半导体封装件，其中，所述绝缘材料包括氧或氮，其中，所述第一半导体芯片的上部包括所述第一半导体芯片的半导体材料的氧化物、氮化物或氮氧化物，并且其中，所述第二半导体芯片的下部包括所述第二半导体芯片的半导体材料的氧化物、氮化物或氮氧化物。4.根据权利要求3所述的半导体封装件，其中，所述第一半导体芯片的上部中的氧或氮的浓度和所述第二半导体芯片的下部中的氧或氮的浓度随着距所述第一半导体芯片和所述第二半导体芯片之间的所述界面的距离增大而减小。5.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片包括第一芯片焊盘，所述第一芯片焊盘连接至所述第一半导体芯片中的集成电路，并且连接至所述第一重新分布衬底，并且其中，所述第二半导体芯片包括第二芯片焊盘，所述第二芯片焊盘连接至所述第二半导体芯片中的集成电路，并且连接至所述第二重新分布衬底。6.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片的宽度等于所述第二半导体芯片的宽度，并且其中，所述第一半导体芯片的侧壁与所述第二半导体芯片的侧壁竖直对齐。7.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片的宽度小于所述第二半导体芯片的宽度，并且其中，所述半导体封装件还包括模制结构，所述模制结构设置在所述第一半导体芯片的一侧，并且位于所述第二半导体芯片与所述第一重新分布衬底之间。8.根据权利要求7所述的半导体封装件，还包括：第三半导体芯片，其与所述第一半导体芯片间隔开，并且安装在所述第一重新分布衬底上，其中，所述第三半导体芯片的无源表面与所述第二半导体芯片的无源表面接触，并且
其中，在所述第二半导体芯片和所述第三半导体芯片之间的界面处，所述第三半导体芯片的上部和所述第二半导体芯片的下部构成由相同的材料形成的一体。9.根据权利要求8所述的半导体封装件，其中，所述模制结构填充所述第一半导体芯片与所述第三半导体芯片之间的空间。10.根据权利要求1所述的半导体封装件，还包括：第四半导体芯片，其与所述第一半导体芯片和所述第二半导体芯片水平间隔开，并且安装在所述第一重新分布衬底上，其中，所述绝缘层围绕所述第四半导体芯片。11.根据权利要求1所述的半导体封装件，其中，所述绝缘层填充所述第一重新分布衬底与所述第二重新分布衬底之间的空间，并且其中，所述连接端子包括竖直穿过所述绝缘层的贯通电极。12.根据权利要求1所述的半导体封装件，还包括：连接衬底，其设置在所述第一重新分布衬底与所述第二重新分布衬底之间，并且包括穿过所述连接衬底的...

【专利技术属性】
技术研发人员：宋垠锡，吴琼硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：