半导体电路的制备方法技术

本发明专利技术涉及一种半导体电路的制备方法，通过对制备得到的待测半导体电路先切除连筋，然后再对连筋切除后的待测半导体电路进行参数测试，通过参数测试的待测半导体电路确认为合格的半导体电路，降低了参数测试工序测试工装难度，无需采用结构复杂以及精度要求高的测试工装，进而在自动化生产反复测试过程中测试工装接触部位不易老化，能够延长测试工装寿命，降低了测试工装成本；另外，对切筋后的待测半导体电路进行参数测试工序时合格品会进行引脚成型步骤，不合格品不需要成型步骤，所以不合格品与合格品从外部结构可以很好区分，避免混料风险，进而便于对半导体电路合格品与不合格品的区分。格品的区分。格品的区分。

【技术实现步骤摘要】
半导体电路的制备方法


[0001]本专利技术涉及一种半导体电路的制备方法，属于功率半导体器件


技术介绍

[0002]半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路把功率开关器件和高压驱动电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。半导体电路一方面接收MCU的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回MCU进行处理。与传统分立方案相比，半导体电路以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速，冶金机械，电力牵引，伺服驱动，以及变频家电的一种理想电力电子器件。半导体电路在应用中扮演关键的角色，因此半导体电路在出厂前都需要进行测试，只有测试通过的半导体电路才能作为合格品。
[0003]在实现过程中，专利技术人发现传统技术中至少存在如下问题：目前半导体电路的测试过程中，对测试工装的精度要求高，在自动化生产反复测试过程中测试工装接触部位容易老化影响测试工装寿命，且测试工装成本高。

技术实现思路

[0004]基于此，有必要针对传统的半导体电路的测试过程中，对测试工装的精度要求高，在自动化生产反复测试过程中测试工装接触部位容易老化影响测试工装寿命，且测试工装成本高的问题。提供一种半导体电路的制备方法。
[0005]具体地，本专利技术公开一种半导体电路的制备方法，包括以下步骤：
[0006]提供一电路基板；
[0007]在电路基板的第一侧面上制备绝缘层；
[0008]在绝缘层上形成电路层；
[0009]在电路层的相应位置配设电路元件和多个引脚，且多个引脚的第一端分别通过金属线与电路层连接；其中多个引脚基于特定形状结构进行制备得到，多个引脚的第二端通过连筋相互连接；
[0010]对设置有电路元件、多个引脚的电路基板通过封装模具进行注塑以形成密封本体，其中密封本体包覆电路基板的至少设置电路元件的一面，且多个引脚的第二端从密封本体表面露出；
[0011]将连接多个引脚的第二端的连筋切除，以使各引脚的第二端互不相连，得到待测半导体电路；
[0012]通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。
[0013]可选地，将连接多个引脚的第二端的连筋切除步骤还包括：
[0014]对多个引脚的第二端进行整齐切除，切除连接多个引脚的第二端的连筋和多余引线，以使切除后的多个引脚的第二端相互齐平。
[0015]可选地，各引脚划分为多个低压引脚和多个高压引脚；将连接多个引脚的第二端的连筋切除步骤还包括：
[0016]对多个低压引脚的第二端进行整齐切除，切除连接多个低压引脚的第二端的连筋和多余引线，以使切除后的多个低压引脚的第二端相互齐平；
[0017]对多个高压引脚的第二端进行整齐切除，切除连接多个高压引脚的第二端的连筋和多余引线，以使切除后的多个高压引脚的第二端相互齐平；其中高压引脚的第二端与相应密封本体表面之间的距离大于低压引脚的第二端与相应密封本体表面之间的距离。
[0018]可选地，通过测试设备对待测半导体电路进行参数测试之后包括：
[0019]根据参数测试的结果，若测试不合格，则将测试不合格的待测半导体电路判定为不合格品。
[0020]可选地，通过测试设备对待测半导体电路进行参数测试的步骤包括：
[0021]对待测半导体电路进行电性参数测试，并根据电性参数测试的结果，若电性参数测试合格，则对电性参数测试合格的待测半导体电路进行下一步参数测试；
[0022]对电性参数测试合格的待测半导体进行外观参数测试，并根据外观参数测试的结果，若外观参数测试合格，则对外观参数合格的待测半导体电路进行下一步的引脚折弯成型步骤。
[0023]可选地，对待测半导体电路进行电性参数测试的之后包括：
[0024]根据电性参数测试的结果，若电性参数测试不合格，则将电性参数测试不合格的待测半导体电路判定为不合格品。
[0025]可选地，对电性参数测试合格的待测半导体进行外观参数测试之后包括：
[0026]根据外观参数测试的结果，若外观参数测试不合格，则将外观参数测试不合格的待测半导体电路判定为不合格品。
[0027]可选地，对待测半导体电路进行电性参数测试的步骤包括：
[0028]对待测半导体电路进行IO端口参数测试，并根据IO端口参数测试的结果，若IO端口参数测试合格，则对IO端口参数测试合格的待测半导体电路进行下一步参数测试；
[0029]对待测半导体电路进行功能参数测试，并根据功能参数测试的结果，若功能参数测试合格，则对功能参数测试合格的待测半导体电路进行下一步的外观参数测试步骤。
[0030]可选地，在绝缘层上形成电路层的步骤包括：
[0031]在绝缘层表面形成电路布线层；
[0032]在电路布线层的相应位置配设电路元件和各引脚。
[0033]可选地，在绝缘层上形成电路层的步骤包括：
[0034]通过清洗设备对配设有电路元件和各引脚的电路布线层的表面进行清洗，清除残留在电路布线层上的异物。
[0035]上述技术方案中的一个技术方案具有如下优点和有益效果：
[0036]上述的半导体电路的制备方法的各实施例中，通过在电路基板的第一侧面上制备绝缘层，在绝缘层上形成电路层；在电路层的相应位置配设电路元件和多个引脚，且多个引脚的第一端分别通过金属线与电路层连接；其中多个引脚基于特定形状结构进行制备得
到，多个引脚的第二端通过连筋相互连接；对设置有电路元件、多个引脚的电路基板通过封装模具进行注塑以形成密封本体，其中密封本体包覆电路基板的至少设置电路元件的一面，且多个引脚的第二端从密封本体表面露出；将连接多个引脚的第二端的连筋切除，以使各引脚的第二端互不相连，进而得到待测半导体电路；通过测试设备对待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。本申请通过对制备得到的待测半导体电路先切除连筋，然后再对连筋切除后的待测半导体电路进行参数测试，通过参数测试的待测半导体电路确认为合格的半导体电路，降低了参数测试工序测试工装难度，无需采用结构复杂以及精度要求高的测试工装，进而在自动化生产反复测试过程中测试工装接触部位不易老化，能够延长测试工装寿命，降低了测试工装成本；另外，对切筋后的待测半导体电路进行参数测试工序时合格品会进行引脚成型步骤，不合格品不需要成型步骤，所以不合格品与合格品从外部结构可以很好区分，避免混料风险，进而便于对半导体电路合格品与不合格品的区分。
附图说明
[0037]图1为本专利技术实施例的引脚成型前的半导体电路的俯视图。
[0038]图2为图1中沿X
‑
X本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体电路的制备方法，其特征在于，包括以下步骤：提供一电路基板；在所述电路基板的第一侧面上制备绝缘层；在所述绝缘层上形成电路层；在所述电路层的相应位置配设电路元件和多个引脚，且多个所述引脚的第一端分别通过金属线与所述电路层连接；其中多个所述引脚基于特定形状结构进行制备得到，多个所述引脚的第二端通过连筋相互连接；对设置有所述电路元件、多个所述引脚的所述电路基板通过封装模具进行注塑以形成密封本体，其中所述密封本体包覆所述电路基板的至少设置电路元件的一面，且多个所述引脚的第二端从所述密封本体表面露出；将连接多个所述引脚的第二端的所述连筋切除，以使各所述引脚的第二端互不相连，得到待测半导体电路；通过测试设备对所述待测半导体电路进行参数测试，并根据参数测试的结果，若测试合格，则将测试合格的待测半导体电路的各所述引脚基于预设引脚形状进行折弯成型，得到合格的半导体电路。2.根据权利要求1所述的半导体电路的制备方法，其特征在于，所述将连接多个所述引脚的第二端的所述连筋切除步骤还包括：对多个所述引脚的第二端进行整齐切除，切除连接多个所述引脚的第二端的所述连筋和多余引线，以使切除后的多个所述引脚的第二端相互齐平。3.根据权利要求2所述的半导体电路的制备方法，其特征在于，各所述引脚划分为多个低压引脚和多个高压引脚；所述将连接多个所述引脚的第二端的所述连筋切除步骤还包括：对多个所述低压引脚的第二端进行整齐切除，切除连接多个所述低压引脚的第二端的所述连筋和多余引线，以使切除后的多个所述低压引脚的第二端相互齐平；对多个所述高压引脚的第二端进行整齐切除，切除连接多个所述高压引脚的第二端的所述连筋和多余引线，以使切除后的多个所述高压引脚的第二端相互齐平；其中所述高压引脚的第二端与相应所述密封本体表面之间的距离大于所述低压引脚的第二端与相应所述密封本体表面之间的距离。4.根据权利要求1所述的半导体电路的制备方法，其特征在于，所述通过测试设备对所述待测半导体电路进行参数测试之后包括：根据参数测试的结果，若测试不合格，则将测试不合格的待测半导体电路...

【专利技术属性】
技术研发人员：王敏，左安超，谢荣才，高远航，
申请(专利权)人：广东汇芯半导体有限公司，
类型：发明
国别省市：