制造半导体元件的方法技术

一种制造半导体元件的方法，本揭露内容的实施例提供用于形成具有介电切割特征的导电线路的方法。具体而言，本揭露内容的实施例提供一种用于使用两个图案化制程而形成导电线路图案的方法。在第一图案化制程中形成线路图案。在第二图案化制程中，在切割图案之上形成线路图案。通过形成具有宽度小于线路图案的线路宽度的切割开口，且接着采用遮罩材料填充该切割开口，而形成切割图案。而形成切割图案。而形成切割图案。

【技术实现步骤摘要】
制造半导体元件的方法


[0001]本揭露的一些实施方式是关于一种制造半导体元件的方法，尤其是减小线路端部间距的方法。

技术介绍

[0002]因为各种电子组件的集成密度持续改善，半导体产业已经历连续的快速成长。在大多数情况下，此在集成密度上的改善来自最小特征尺寸的重复减小，而允许将更多的组件整合入给定的晶片面积中。随着最小特征尺寸的减小，这些元件的制造已接近且甚至超过光微影设备的理论极限。随着半导体元件的不断缩小，元件的组件之间理想的间距(即，节距)小于使用传统光学遮罩及光微影设备可制造的节距。

技术实现思路

[0003]本揭露的一些实施例提供制造半导体元件的方法。此方法包含在介电层之上沉积第一硬质遮罩层、在第一硬质遮罩层中形成多个遮罩条，其中多个遮罩条通过多个开口隔开、在多个遮罩条之间的多个开口中填充第一材料、形成通过第一材料的切割开口、采用第二材料填充切割开口、去除第一材料以暴露第二材料及多个遮罩条、及使用多个遮罩条及第二材料图案化介电层。
[0004]本揭露内容的一些实施例揭露内容提供制造半导体元件的方法。此方法包含沉积第一硬质遮罩层、在第一硬质遮罩层上沉积第二硬质遮罩层、图案化第二硬质遮罩层以在第一硬质遮罩层之上形成多个遮罩条，其中多个遮罩条沿着一第一方向延伸、在多个遮罩条及第一硬质遮罩层之上沉积遮罩层、在遮罩层之上沉积光阻层、图案化光阻以形成切割开口，以暴露多个遮罩条中的至少一个、在切割开口中形成切割遮罩，其中切割遮罩沿着实质垂直于第一方向的第二方向延伸、使用多个遮罩条及切割遮罩作为蚀刻遮罩，图案化第一硬质遮罩层。
[0005]本揭露内容的一些实施例包含制造半导体元件的方法。此方法包含沉积介电层、使用极紫外线图案化技术图案化介电层，以在介电层中形成第一开口及第二开口、填充介电层中的第一开口及第二开口以在介电层中形成第一导电线路及第二导电线路，其中第一导电线路及第二导电线路沿着相同方向延伸，第一导电线路的端部部分面对第二导电线路的端部部分，第一导电线路及第二导电线路的端部部分之间的端部间距小于第一导电线路的线路宽度，且线路宽度小于约25纳米。
附图说明
[0006]当与随附图示一起阅读时，可由后文实施方式最佳地理解本揭露内容的态样。注意到根据此产业中的标准实务，各种特征并未按比例绘制。实际上，为论述的清楚性，可任意增加或减少各种特征的尺寸。
[0007]图1为根据本揭露内容的实施例的用于制造半导体元件的方法的流程图；
[0008]图2至图6、图7A至图7C至图12A至图12C、图13至图14及图15A至图15C示意性地例示根据本揭露内容在各种制造阶段的半导体元件；
[0009]图16A为根据本揭露内容的实施例的金属间介电层的示意平面视图；
[0010]图16B为图16A的金属间介电层的部分扩大视图。
[0011]【符号说明】
[0012]B
‑
B:线
[0013]C
‑
C:线
[0014]L1:长度
[0015]L2:长度
[0016]L3:长度
[0017]L4:长度
[0018]R1:半径
[0019]W1:宽度
[0020]W2:宽度
[0021]W3:宽度
[0022]W4:宽度
[0023]X:轴
[0024]Y:轴
[0025]Z:轴
[0026]100:方法
[0027]102:操作
[0028]104:操作
[0029]106:操作
[0030]108:操作
[0031]110:操作
[0032]112:操作
[0033]114:操作
[0034]116:操作
[0035]118:操作
[0036]120:操作
[0037]122:操作
[0038]124:操作
[0039]126:操作
[0040]128:操作
[0041]130:操作
[0042]200:半导体元件
[0043]202:基材
[0044]204:蚀刻停止层
[0045]206:介电层
[0046]206c:切割特征
[0047]206v:通孔件开口
[0048]208:第一硬质遮罩层
[0049]210:第二硬质遮罩层
[0050]212:第三硬质遮罩层
[0051]212o:开口
[0052]212s:遮罩条
[0053]214:保护遮罩层
[0054]216:光阻结构
[0055]218:抗反射涂覆层
[0056]220:背侧抗反射涂覆层
[0057]222:光阻层
[0058]222o:开口
[0059]222s:光阻条
[0060]224:第二保护遮罩层
[0061]226:光阻结构
[0062]228:抗反射涂覆层
[0063]230:背侧抗反射涂覆层
[0064]232:光阻层
[0065]232ol:切割开口
[0066]232os:切割开口
[0067]234:切割遮罩
[0068]236a:角落
[0069]236e:端部
[0070]236f:平坦部分
[0071]236l:导电线路
[0072]236v:导电通孔件
[0073]236ld:区段
[0074]236lu:区段
具体实施方式
[0075]后文揭露内容提供用于实行所提供的标的的不同特征的许多不同的实施例或范例。后文描述组件及布置的特定范例以简化本揭露内容。当然，这些仅为范例且未意图具限制性。举例而言，在后文的描述中，在第二特征之上或上的第一特征的形成可包含其中以直接接触方式形成第一特征及第二特征的实施例，且亦可包含其中在第一特征与第二特征间形成额外特征，使得第一特征及第二特征可不直接接触的实施例。此外，在各种范例中，本揭露内容可能重复元件符号及/或字母。此重复是出于简单及清楚的目的，且重复本身并不规范所论述的各种实施例及/或配置间的关系。
[0076]再者，为了便于描述，本文中可使用诸如“在...之下”、“在...下方”、“较低”、
“
在...上方”、“较高”、及类似者的空间相对术语，以描述图示中所例示的一个元件或特征与另一元件(等)或特征(等)的关系。除图示中所描绘的定向之外，空间相对术语亦意图涵盖元件在使用或操作中的不同定向。设备能以其他方式定向(旋转90度或以其他定向)，且本文中使用的空间相对描述语可同样以相应的方式解释。
[0077]本揭露内容的实施例提供用于形成具有介电切割特征的导电线路的方法。具体而言，本揭露内容的实施例提供通过首先形成线路图案，接着在线路图案上形成切割图案而形成导电线路图案的方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体元件的方法，其特征在于，包含：沉积一第一硬质遮罩层于一介电层上；形成多个遮罩条于该第一硬质遮罩层中，其中该些遮罩条通过多个开口隔开；填充一第一材料于该些遮罩条之间的该些开口中；形成通过该第一材料的一切割开口；采用一第二材料填充该切割开口；去除该第一材料以暴露该第二材料及该些遮罩条；及使用该些遮罩条及该第二材料图案化该介电层。2.根据权利要求1所述的方法，其特征在于，还包含：在图案化该介电层之后，在该介电层中填充一导电材料。3.根据权利要求1所述的方法，其特征在于，形成在该第一材料中的该切割开口包含：形成具有一第一宽度的一第一开口于一光阻层中；及使用一尺寸减小蚀刻剂进行一蚀刻制程，以将该光阻层中的该第一开口转移至该第一材料以形成该切割开口，其中该切割开口具有一第二宽度，且该第二宽度小于该第一宽度。4.根据权利要求1所述的方法，其特征在于，还包含：在形成该第一硬质遮罩层之前，在该介电层上沉积一第二硬质遮罩层；及沉积一第三硬质遮罩层于该第二硬质遮罩层上，其中在该第三硬质遮罩层上形成该第一硬质遮罩层。5.一种制造半导体元件的方法，其特征在于，包含：沉积一第一硬质遮罩层；沉积一第二硬质遮罩层于该第一硬质遮罩层上；图案化该第二硬质遮罩层以在该第一硬质遮罩层之上形成多个遮罩条，其中该些遮罩条沿着一第一方向延伸；沉积一遮罩层于该些遮罩条及该第一硬质遮罩层之上；沉积一光阻层于该遮罩层之上；图案化该光阻层以形成一切割开口，以暴露该些遮罩条中的至少一个；形成一切割遮罩于该切割开口中，其中该切割遮罩沿着实质垂直于该第一方向的一第二方向延伸；及使用该些...

【专利技术属性】
技术研发人员：苏怡年，陈育裕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：