积层电子元件制造技术

一种使用相同厚度的陶瓷印刷电路薄膜就可制造电感值不同的多规格的积层电子元件，且欲获得线圈的圈数少低电感值的积层电子元件时，可使浮游电容变小，具有积层体１１，内部电极５ａ～５ｄ，引出电极４，外部电极１４。并具有不具内部电极５ａ～５ｄ的陶瓷层１’，贯通孔导体所填充的贯通孔６’。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于积层具有内部电极的陶瓷层，在此陶瓷层的积层体内部将具有把上述内部电极连成环绕状的电感器的积层电子元件。换言之，是关于在积层体内部将内部电极连成线圈状，构成电感器元件的积层电子元件。上述的积层电子元件的制造所得到积层体的方法，具有浆液嵌入(slurry bult-in)法与薄膜贴合(sheet laminate)法2种。前者的浆液嵌入法，是将陶瓷浆(ceramic paste)与导电浆使用网版印刷等依序重叠涂敷而交替地形成陶瓷层与内部电极图案的方法。而后者的薄膜贴合法，是预先成型薄板状的陶瓷印刷电路薄膜，在此陶瓷印刷电路薄膜使用网版印刷等通过导电浆印刷内部电极图案，而将这些陶瓷印刷电路薄膜积层。在包含由前一方法所制造的积层陶瓷电感器的积层复合电子元件中，形成于各陶瓷层的内部电极图案，除了其欲连接的端部外印刷陶瓷浆后，重叠于其内部电极图案端部藉助印刷导电浆，依序连接内部电极图案，最后连接成线圈状。另外，包括由后一方法所制造的积层陶瓷电感器或将电感器积层的复合电子元件中，成形为各陶瓷印刷薄膜的内部电极图案，用设在陶瓷印刷薄膜的贯通导体依序连接成线圈状。无论由何种方法所得到的积层体，最后都被烧成，再在露出于导体的两端面烧附导电浆，以形成外部电极。藉此就可获得积层电子元件。像这样所制造的积层电子元件之中，例如，积层陶瓷电感器，是重叠于其积层体的积层方向以形成环绕的线圈状的内部电极，此部分内部电极的端部，作为引出电极导出于上述积层体的端面，在积层体端面连接外部电极。第14图表示由薄膜贴合法所制造的积层陶瓷电感器的陶瓷层的积层构造。如第14图所示，积层体11积层多个陶瓷层1，1…，1，1’…，而成为一体。在磁性体陶瓷层1，形成有内部电极5a～5d。这些内部电极5a～5d，经由贯通孔6，6……所设的贯通孔导体依序连接，在积层体11内部，重叠于其积层方向而环绕连成线圈状。由磁性陶瓷所成的陶瓷层1，1…将变成此线圈的磁心。具有内部电极5a～5d的陶瓷层1，1…中，在第14图形成于上下端的陶瓷层1，1的内部电极5c，5d端部变成在积层体11所对向的一对端面分别导出的引出电极4，4。在形成于上述内部电极5a～5d的陶瓷层1，1…两侧，积层有没有形成内部电极的陶瓷层1’，1’…即所谓空白的陶瓷层1’，1’…。在这种积层体11的两端涂敷银浆等的导电浆，将此烧焙，并且，视其需要在其上电镀镍或施加软焊等以形成外部电极。在此外部电极电连接于导出在积层体11端面的上述引出电极4，4。藉此，如图所示，在由内部电极5a～5d所形成的电感两端外部电极变成连接状态。并且，除了这种电感部分之外，也有组合电容器等而积层如LC元件的复合积层电子元件。像这样的积层电子元件，若欲得到电感值不同的积层电子元件时，使在积层体11内部的内部电极5a～5d的圈数不同，或必须改变磁性体的导磁率。积层电子元件的外径尺寸，因被规格化，所以，若欲减少内部电极5a～5d的圈数时，就必需改变陶瓷层厚度，或减少形成内部电极5a～5d的陶瓷层1，1…的积层数，其结果没有形成内部电极5a～5d的空白陶瓷层1’，1’将由两侧积层更多。当制造积层电子元件时，为了提高生产效率，实现形成陶瓷层1，1’的陶瓷印刷电路薄膜的标准化，必须用通用陶瓷印刷电路薄膜制造具有不同电感值的多规格的积层电子元件。这就意味着为使用透磁率不同的陶瓷层，或使用厚度不同的陶瓷层，制造不同规格的积层电子元件，必须预先准备许多种类的陶瓷印刷电路薄膜，则生产效率会降低。另外，使用与制造高电感值的积层电子元件相同薄的陶瓷印刷电路，欲制造内部电极5a～5d的圈数少且更低电感值的积层电子元件时，必须减少形成内部电极5a～5d的陶瓷层1，1…的积层数。因此必须将积层于积层体11两侧的空白的陶瓷层1’，1’的积层数增多。然而，若由薄积层陶瓷层制造具有低电感值的积层电子元件时，经由陶瓷层1，1…由所对向的内部电极间所获得的静电电容的存在，不能忽视积层电子元件的浮游电容。亦即，在得到内部电极5a～5d的圈数少，电感值小的积层陶瓷电感时，浮游电容已大到不能忽视程度，不能避免特性的降低。本专利技术监于如现有技术的积层电子元件的问题，其目的是使用相同厚度的陶瓷印刷电路薄膜就可制造电感值不同的多规格的积层电子元件。并且，本专利技术的目的，是欲获得线圈的圈数少，电感值低的积层电子元件时，可使浮游电容更小。为了达成上述目的，本专利技术采用相同厚度的陶瓷就可获得内部电极5a～5d的圈数不同，电感值不同的多个积层电子元件。并且，关于内部电极5a～5d的圈数少，电感值低的积层电子元件，在内部电极5a～5d间，存在不具内部电极5a～5d的陶瓷层1”，将在此陶瓷层1”两侧所积层的陶瓷层1，1…的内部电极5a～5d，用连接装置，例如使用上述设于陶瓷层1”的贯通孔6’的贯通孔导体所连接。依据本专利技术的积层电子元件，具有积层复数层的陶瓷层1，1’的积层体11，形成于此积层体11的陶瓷层1的层间，而在该积层体11的内部可连成线圈状依序连接的内部电极5a～5d，与至少能够连接于一部分内部电极5a，5d并设于积层体11端部的外部电极14。并且，具有位于具有内部电极5a～5d的陶瓷层间不具有内部电极5a～5d的陶瓷层1”与将邻接于此陶瓷层1”两端所积层的上述陶瓷1，1所形成的内部电极5a～5d连成线圈状的连接装置。此连接装置，是由例如设于不具有内部电极5a～5d的陶瓷层1”的贯通孔6’的贯通导体所构成。没有内部电极5a～5d的陶瓷层1”由1片或复数片的陶瓷膜所构成。此时，预先由激光加工在所对应的位置穿孔贯通孔6’准备复数片的陶瓷膜9，而将这些复数的陶瓷膜9预先重叠成为一层使用。若使用激光加工在陶瓷膜9钻孔贯通孔6’时，激光的入射侧的主面的贯通孔6’的开口孔径，较他方的主面侧大。此两主面的开口孔径的差值，随陶瓷膜9厚度变大。于是，使用某程度厚度的陶瓷层1”时，在厚度薄的陶瓷膜9所对应的位置分别钻孔贯通孔6’，将这些复数的陶瓷膜9重叠复数片，成为贯通孔6’统一连成的一层的陶瓷层1”，据此就可将陶瓷层1”的两主面的贯通孔6’的开口孔径差值实质上变小。没有内部电极5a～5d的上述陶瓷层1’，位于内部电极5a～5d的每1圈的陶瓷层1，1之间，或位于内部电极5a-5d的每半圈的陶瓷层1，1之间。没有此内部电极5a～5d的上述陶瓷层1”的存在层数，由该积层电子元件的内部电极5a～5d的圈数来决定。积层体11的陶瓷层1，1’，1”的积层方向，与外部电极14，14所对向方向成垂直的方向，或也可以为与外部电极14，14对向的方向。这种积层电子元件，因在具有内部电极5a～5d的陶瓷层1，1…间，存在没有内部电极5a～5d的陶瓷层1’，所以，内部电极5a～5d的间隔变宽，内部电极5a～5d间的浮游电容会变小。因此，即使是积层薄陶瓷层1，1’，1”的积层电子元件，也可将其浮游电容变小。并且，通过设于上述陶瓷层1”的贯通孔6’的贯通导体，也可以实现在内部电极5a～5d的积层体11的内部连接。并且，因可积层薄陶瓷层1，1’，1”，所以，内部电极5a～5d的圈数少，电感值小的积层元件，与内部电极5a～5d的圈数多，且电感值大的积层电子元件，都可共用陶瓷印刷电路薄膜。亦即，可在相本文档来自技高网...

【技术保护点】
一种积层电子元件，具有：积层多层陶次层（１，１’）的积层体（１１），形成于此积层体（１１）的陶瓷层（１）的层间、在该积层体（１１）的内部连成线圈状而依序连接的内部电极（５ａ～５ｄ），至少与一部分内部电极（５ａ～５ｄ）连接、设于积层体（１１）端部的外部电极（１４），其特征为具有：位于具有内部电极（５ａ～５ｄ）的陶瓷层（１，１）之间不具内部电极（５ａ～５ｄ）的陶瓷层（１”），将邻接于此陶瓷层（１”）两侧所积层形成于上述陶瓷层（１，１）的内部电极（５ａ～５ｄ）连成线圈状的连接装置。

【技术特征摘要】
JP 1998-10-22 301399/981.一种积层电子元件，具有积层多层陶瓷层(1，1’)的积层体(11)，形成于此积层体(11)的陶瓷层(1)的层间、在该积层体(11)的内部连成线圈状而依序连接的内部电极(5a～5d)，至少与一部分内部电极(5a～5d)连接、设于积层体(11)端部的外部电极(14)，其特征为具有位于具有内部电极(5a～5d)的陶瓷层(1，1)之间不具内部电极(5a～5d)的陶瓷层(1”)，将邻接于此陶瓷层(1”)两侧所积层形成于上述陶瓷层(1，1)的内部电极(5a～5d)连成线圈状的连接装置。2.一种积层电子元件，具有积层多层陶瓷层(1，1’)的积层体(11)，形成于此积层体(11)的陶瓷层(1)的层间、在该积层体(11)的内部连成线圈状而依序连接的内部电极(5a～5d)，至少与一部分内部电极(5a～5d)连接、设于积层体(11)端部的外部电极(14)，其特征为具有位于具有内部电极(5a～5d)的陶瓷层(1，1)之间不具有内部电极(5a～5d)的陶瓷层(1”)，设于这些陶瓷层(1”)、将在其两侧邻接所积层的上述陶瓷层(1，1)所形成的内部电极(...

【专利技术属性】
技术研发人员：岩尾秀美，川田敏文，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：JP[日本]