移位寄存器及其栅极驱动装置制造方法及图纸

本发明专利技术涉及一种移位寄存器及其栅极驱动装置。移位寄存器包括直接沉积在阵列基板上的第一薄膜晶体管、第九薄膜晶体管、第十一薄膜晶体管以及数个控制模块。栅极驱动装置包括移位起始信号输出端、栅极关断电压输出端、第一时钟信号输出端、第二时钟信号输出端、第一移位寄存器和第二移位寄存器。本发明专利技术降低了薄膜晶体管的栅极偏置应力，最大限度地避免了栅极阈值电压的升高，延长了薄膜晶体管的寿命，且防止了薄膜晶体管在无效状态时可能出现被关闭的误操作。与现有技术相比，本发明专利技术不需增加额外的供电电路，不仅电路简单，可以保证稳定工作，而且成本低。

【技术实现步骤摘要】

本专利技术涉及一种移位寄存器及其栅极驱动装置，特别是一种液晶显示器 驱动电路中的移位寄存器及其栅极驱动装置。
技术介绍
薄膜晶体管液晶显示器(TFT-LCD)具有重量轻、厚度薄和使用功率低等特 点，广泛应用于手机、显示器、电视机等装置中。为了显示图像，TFT-LCD用mxn点排列的逐行扫描矩阵显示。TFT-LCD 驱动器主要包括栅极驱动器和数据驱动器，数据驱动器将输入的显示数据及 时钟信号定时顺序锁存，转换成模拟信号后输入到液晶面板的数据线，栅极 驱动器将输入的时钟信号通过移位寄存器转换，切换成开启/关断电压，顺 次施加到液晶面板上。在有源矩阵薄膜晶体管液晶显示器(AMTFT-LCD)中， 栅极驱动器中的移位寄存器用于产生扫描栅线的扫描信号，数据驱动器中的 移位寄存器用于选择数据线模块。在现有技术移位寄存器中，为了维持移位寄存器各级的无效状态，各场 效应管上均输入有恒定电压，此时，场效应管会产生栅极偏置应力(gate bias stress)。该栅极偏置应力使得场效应管的栅极阈值电压(gate threshold voltage)升高，长期使用中栅极阈值电压的升高会导致无效状态下有可能出 现场效应管产生下拉(pull-down)被关闭的误操作。现有技术为了防止栅极阈值电压上升引起的误操作，均根据栅极阈值电 压的上升正比增加电源电压，电源电压的增加需增加额外的供电电路，导致 成本上升。
技术实现思路
本专利技术的目的是提供一种移位寄存器及其栅极驱动装置，有效解决现有 移位寄存器因栅极偏置应力导致栅极阚值电压升高等技术缺陷。为了实现上述目的，本专利技术提供了一种移位寄存器，包括直接沉积在阵 列基板上的第一薄膜晶体管、第九薄膜晶体管、第十一薄膜晶体管以及数个控制模块，其中第一薄膜晶体管，其栅极与上一级移位寄存器的输出端连接，其漏极与 其栅极连接，其源极与第十一薄膜晶体管的栅极连接；第九薄膜晶体管，其漏极与本级输出端连接，其源极与电源负端连接；第十一薄膜晶体管，其栅极与第一薄膜晶体管的源极连接，其漏极与第 一时钟信号输出端连接，其源极与本级输出端连接；第一控制模块，分别与第二时钟信号输出端和电源负端连接，用于接收 第二时钟信号；第二控制模块，分别与第一时钟信号输出端、第一控制模块和第九薄膜 晶体管的栅极连接，用于接收第一时钟信号并减緩第九薄膜晶体管的栅极阈 值电压的升高；第三控制模块，分别与第一控制模块、电源负端和第九薄膜晶体管的栅 极连接，用于保持第九薄膜晶体管的无效状态；第四控制模块，分别与本级输出端、下一级移位寄存器的输出端和电源负端连接，用于保持本级输出端的无输出状态。 其中，所述第一控制模块包括第二薄膜晶体管，其栅极与第二时钟信号输出端连接，其漏极与第一薄 膜晶体管的漏极连接，其源极与第一薄膜晶体管的源极连接； 第三薄膜晶体管，其漏极与第二薄膜晶体管的源极连接； 第四薄膜晶体管，其栅极与第二时钟信号输出端连接，其漏极与第三薄 膜晶体管的源极连接并连接到本级输出端，其源极与电源负端连接。 其中，所述第二控制模块包括第五薄膜晶体管，其栅极与第三薄膜晶体管的栅极连接，其漏极连接其栅极并与第 一时钟信号输出端连接；第七薄膜晶体管，其栅极与第五薄膜晶体管的源极连接，其漏极与第五 薄膜晶体管的漏极连接，其源极与第九薄膜晶体管的栅极连接。其中，所述第三控制模块包括第六薄膜晶体管，其栅极与本级输出端连接，其漏极与第五薄膜晶体管 的源极连接，其源极与电源负端连接；第八薄膜晶体管，其栅极与本级输出端连接，其漏极与与第九薄膜晶体 管的栅极连接，其源极与电源负端连接。其中，所述第四控制模块包括第十薄膜晶体管，其栅极与下一级移位寄存器的输出端连接，其漏极与 第十一薄膜晶体管的栅极连接，其源极与电源负端连接；第十二薄膜晶体管，其栅极与第十薄膜晶体管的栅极连接并连接到下一 级移位寄存器的输出端，其漏极与第十一薄膜晶体管的源极连接并连接到本 级输出端，其源极与电源负端连接。为了实现上述目的，本专利技术还提供了一种包含上述移位寄存器的栅极驱 动装置，包括移位起始信号输出端、栅极关断电压输出端、第一时钟信号输 出端、第二时钟信号输出端、第一移位寄存器和第二移位寄存器，其中第一移位寄存器，分别与移位起始信号输出端、第一时钟信号输出端、 第二时钟信号输出端和栅极关断电压输出端连接，具有输出第一控制信号的第一控制信号输出端；第二移位寄存器，分别与第一控制信号输出端、第二时钟信号输出端、 第一时钟信号输出端和栅极关断电压输出端连接，具有输出第二控制信号的 第二控制信号输出端，所述第二控制信号输出端与第一移位寄存器连接。本专利技术提出了一种直接沉积在阵列基板上的移位寄存器，通过第一时 钟信号输出端和第二时钟信号输出端依次输出的高电平有效保持了本级输出端的OFF状态，只有当第一时钟信号输出端输出高电平时，薄膜晶体管的栅 极才被施加电压，而当第二时钟信号输出端输出高电平时，薄膜晶体管的栅 极没有电压，使本专利技术移位寄存器在保证本级输出端保持OFF状态下，薄膜 晶体管的栅极处于间断电压作用下，有效降低了栅极偏置应力，减小了栅极 阈值电压升高的趋势。进一步地，本专利技术移位寄存器通过在薄膜晶体管的栅 极与第一时钟信号输出端之间设置了起保护作用的二个薄膜晶体管，进一步 降低了薄膜晶体管的栅极偏置应力，最大限度地避免了栅极阈值电压的升 高，延长了薄膜晶体管的寿命，且防止了薄膜晶体管在无效状态时可能出 现被关闭的误操作。与现有技术为了防止栅极阈值电压上升增加电源电压的 技术方案相比，本专利技术不需增加额外的供电电路，不仅电路简单，可以保证 稳定工作，而且成本低。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。附图说明图1为本专利技术移位寄存器的结构示意图2为本专利技术移位寄存器一实施例的结构示意图3为本专利技术移位寄存器工作时序图4为本专利技术栅极驱动装置的结构示意图。具体实施例方式图1为本专利技术移位寄存器的结构示意图。如图1所示，本专利技术移位寄存 器的主体结构包括三个薄膜晶体管、四个控制模块和相应的输出端，三个薄 膜晶体管为第一薄膜晶体管Tl、第九薄膜晶体管T9和第十一薄膜晶体管Tll， 四个控制模块为第一控制模块C1、第二控制模块C2、第三控制模块C3和第四控制模块C4，输出端为上一级移位寄存器的输出端OUTn-l、本级移位寄存 器的输出端OUTn、下一级移位寄存器的输出端OUTn+l、电源负端VSS、第一 时钟信号输出端CKV1和第二时钟信号输出端CKV2,其中本级移位寄存器的 输出端OUTn和向下一级移位寄存器的输出端INPUTn+l连接，当将本专利技术移 位寄存器用于栅极驱动装置中时，对于输出端OUTn-l,第一个移位寄存器对 应的是移位起始信号输出端STV，其他移位寄存器对应的是上一级移位寄存 器的输出端。具体地，第一薄膜晶体管T1的栅极与上一级移位寄存器的输出 端OUTn-1连接，其漏极与其栅极连接，其源极与第十一薄膜晶体管Tll的栅 极连接；第九薄膜晶体管T9的栅极与第二控制模块C2和第三控制模块C3连 接，其漏极与本级移位寄存器的输出端OUTn连接，其源极与电源负端VSS连 接；第十一薄膜晶体管T11的其栅极与第一薄膜晶体管T1的源极连接，其漏 极与第一时钟信号输出端C本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括直接沉积在阵列基板上的第一薄膜晶体管、第九薄膜晶体管、第十一薄膜晶体管以及数个控制模块，其中：　第一薄膜晶体管，其栅极与上一级移位寄存器的输出端连接，其漏极与其栅极连接，其源极与第十一薄膜晶体管的栅极连接；第九薄膜晶体管，其漏极与本级输出端连接，其源极与电源负端连接；　第十一薄膜晶体管，其栅极与第一薄膜晶体管的源极连接，其漏极与第一时钟信号输出端连接，其源极与本级输出端连接；　第一控制模块，分别与第二时钟信号输出端和电源负端连接，用于接收第二时钟信号；　第二控制模块，分别与第一时钟信号输出端、第一控制模块和第九薄膜晶体管的栅极连接，用于接收第一时钟信号并减缓第九薄膜晶体管的栅极阈值电压的升高；　第三控制模块，分别与第一控制模块、电源负端和第九薄膜晶体管的栅极连接，用于保持第九薄膜晶体管的无效状态；　第四控制模块，分别与本级输出端、下一级移位寄存器的输出端和电源负端连接，用于保持本级输出端的无输出状态。

【技术特征摘要】
1. 一种移位寄存器，其特征在于，包括直接沉积在阵列基板上的第一薄膜晶体管、第九薄膜晶体管、第十一薄膜晶体管以及数个控制模块，其中第一薄膜晶体管，其栅极与上一级移位寄存器的输出端连接，其漏极与其栅极连接，其源极与第十一薄膜晶体管的栅极连接；第九薄膜晶体管，其漏极与本级输出端连接，其源极与电源负端连接；第十一薄膜晶体管，其栅极与第一薄膜晶体管的源极连接，其漏极与第一时钟信号输出端连接，其源极与本级输出端连接；第一控制模块，分别与第二时钟信号输出端和电源负端连接，用于接收第二时钟信号；第二控制模块，分别与第一时钟信号输出端、第一控制模块和第九薄膜晶体管的栅极连接，用于接收第一时钟信号并减缓第九薄膜晶体管的栅极阈值电压的升高；第三控制模块，分别与第一控制模块、电源负端和第九薄膜晶体管的栅极连接，用于保持第九薄膜晶体管的无效状态；第四控制模块，分别与本级输出端、下一级移位寄存器的输出端和电源负端连接，用于保持本级输出端的无输出状态。2. 根据权利要求1所述的移位寄存器，其特征在于，所述第一控制模块 包括第二薄膜晶体管，其栅极与第二时钟信号输出端连接，其漏极与第一薄 膜晶体管的漏极连接，其源极与第一薄膜晶体管的源极连接； 第三薄膜晶体管，其漏极与第二薄膜晶体管的源极连接； 第四薄膜晶体管，其栅极与第二时钟信号输出端连接，其漏极与第三薄膜晶体管的源极连接并连接到本级输出端，其源极与电源负端连接。3. 根据权利要求2所述的移位寄存器，其特征在于，所述第二控制模块包括第五薄膜晶体管，其栅极与第三薄膜晶体管的栅极连接，其漏极...

【专利技术属性】
技术研发人员：韩承佑，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：11[中国|北京]