改善SRAM匹配度的方法技术

一种改善ＳＲＡＭ匹配度的方法，包括，测量根据ＳＲＡＭ布图形成的ＳＲＡＭ中的一对对称ＭＯＳ管的电性参数；根据所述电性参数判断所述对称ＭＯＳ管是否匹配，若所述对称ＭＯＳ管不匹配，则改变不匹配的ＭＯＳ管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称ＭＯＳ管匹配。所述改善ＳＲＡＭ匹配度的方法通过改变所述不匹配管的电学性能，从而改善ＳＲＡＭ的匹配度。

【技术实现步骤摘要】

本专利技术涉及改善SRAM匹配度的方法。
技术介绍
静态随机存取存储器(SRAM)是现在广泛应用的半导体存储器。因静态 随机存取存储器单元只要不掉电，即使没有任何周期性的刷新操作，数据也 不会丢失，因此我们称这种存储电路是静态的。静态随机存取存储器存取速 度高、功耗低，因此主要作为微处理器、大型机、工作站以及许多便携设备 的高速緩冲存储器。目前常用的静态存储器单元有双端口静态存储器单元，所述单元电路参 照图2所示，包括两个背靠背的第一反相器和第二反相器，即第一反相器的 输出与第二反相器的输入相连，第二反相器的输出与第 一反相器的输入相连，所述第一反相器包括PMOS管MP1和NMOS管MN1,所述第二反相器包括 PMOS管MP2和NMOS管MN2;所述双端口静态存储器单元还包括四个用 作传输门的NMOS管MN3 ~ MN6,其中NMOS管MN3的栅极与字线WLB 相连，漏极与位线BLB相连，源极与第一反相器的输出相连；NMOS管MN4 的栅极与字线WLB相连，漏纟及与补充位线/BLB相连，源极与第二反相器的 输出相连；NMOS管MN5的片册才及与字线WLA相连，漏极与位线BLA相连， 源极与第一反相器的输出相连；NMOS管MN6的栅极与字线WLA相连，漏 极与补充位线/BLA相连，源极与第二反相器的输出相连。并且，在例如申请 号为03147180.3的中国专利申请中还能发现更多与双端口静态存储器单元相 关的信息。3由于在性能上对于双端口静态存储器单元的匹配要求很高，因而对于用作传输门的各个MOS管来说，其匹配就表现在对应的MOS管的电性参数的 差异必须在容忍范围之内。以上述MOS管为例，设定MOS管MN5和MOS 管MN6的漏极饱和电流的差异不能超过20%,而MOS管MN3和MOS管 MN4的漏极饱和电流的差异也不能超过20。/。。 一旦超过所迷的容忍范围，通 常就认为所述的对应MOS管不匹配，例如MOS管MN5和MOS管MN6的 漏极饱和电流的差异为22%，那么就认为MOS管MN5和MOS管MN6不匹 配。而随着器件尺寸的越来越小，由于工艺偏差造成的对应MOS管的不匹配 对SRAM性能的影响也越来越严重。
技术实现思路
本专利技术提供一种改善SRAM匹配度的方法，解决现有技术由于SRAM的 对应MOS管不匹配而影响SRAM性能的问题。为解决上述问题，本专利技术提供一种改善SRAM匹配度的方法，包括下列 步骤，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管 不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量， 并重复上述步骤直到所述对称MOS管匹配。所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数 匹配，则测量下一对对称MOS管的同 一种电性参数。所述改变不匹配的MOS管的布图特征量为改变不匹配的MOS管中具有较小电性参数值的MOS管的布图特征量。所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将 所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异 比例缩小所得的布图特征量的值。与现有技术相比，上述所公开的改善SRAM匹配度的方法具有以下优点 上述所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹配管的 中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数，从而改善SRAM的匹配度。 附图说明图1是本专利技术改善SRAM匹配度的方法流程图2是本专利技术改善SRAM匹配度的方法的 一种实施方式对应的电^^图； 图3是图2所示电路的布图4是根据本专利技术改善SRAM匹配度的方法对图3改进后的布图5是实施本专利技术改善SRAM匹配度的方法前所测得的图2所示SRAM 中NMOS管MN3和NMOS管MN4的漏极饱和电流图6是实施本专利技术改善SRAM匹配度的方法后所测得的图2所示SRAM 中NMOS管MN3和NMOS管MN4的漏极饱和电流图。具体实施例方式本专利技术所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹 配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数， 从而改善SRAM的匹配度。参照图l所示，本专利技术改善SRAM匹配度的方法的一种实施方式包括下 列步骤，步骤sl，提供SRAM布步骤s2,测量根据所述SRAM布图形成的SRAM中的一对对称MOS管 的电性参数；步骤s3,根据所述电性参数判断所述对应MOS管是否匹配，若所述对称 MOS管不匹配，则执行步骤s4;若所述对称MOS管匹配，则执行步骤s5;步骤s4，改变不匹配的MOS管的布图的布图特征量，并返回步骤s2;步骤s5,测量下一对对称MOS管的电性参数，并返回步骤s3。所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数 匹配，则测量下一对对称MOS管的同 一种电性参数。所述改变不匹配的MOS管的布图特征量为改变不匹配的一对对称MOS 管中具有较小电性参数值的MOS管的布图特征量。所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将 所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异 比例缩小所得的布图特征量的值。下面通过一个改变布图中MOS管栅极布图长度来改善SRAM匹配度的 例子来使得本专利技术改善SRAM匹配度的方法更加清楚。参照图2所示，本实施例的SRAM为双端口 8管SRAM,所述SRAM包 括两个背靠背的第一反相器和第二反相器，即第一反相器的输出与第二反相 器的输入相连，第二反相器的输出与第一反相器的输入相连。所述第一反相 器包括PMOS管MP1和NMOS管MN1,所述第二反相器包括PMOS管MP2 和NMOS管MN2。所述SRAM还包括四个用作传输门的NMOS管MN3 ~MN6。其中NMOS管MN3的栅极与字线WLB相连，漏极与位线BLB相连， 源极与第 一反相器的输出相连；NMOS管MN4的栅极与字线WLB相连，漏 极与补充位线/BLB相连，源极与第二反相器的输出相连；NMOS管MN5的 栅极与字线WLA相连，漏极与位线BLA相连，源极与第一反相器的输出相 连；NMOS管MN6的栅极与字线WLA相连，漏极与补充位线/BLA相连， 源极与第二反相器的输出相连。并且，由于SRAM对匹配的要求较高，所述 匹配为要求SRAM中的对称管，例如MN3和MN4、 MN5和MN6的电性参 数一致。因而通常在设计时会使得NMOS管MN3和NMOS管MN4的尺寸 相同，以及使得NMOS管MN5和NMOS管MN6的尺寸相同，从而在设计 上保证所述的对称管具有一致的电性参数。以下所示的即为结合上述的SRAM电路应用本专利技术改善SRAM匹配度的 方法的实例。参照图l所示，执行步骤sl,提供SRAM布图。图3即为根据图2所示 的电路得到的布图，其中标号IO代表MOS管的源极，标号20代表MOS管 的漏极，而标号30代表两个背靠背的第一反相器的输出与第二反相器的输入 相连所需的连接孔，以及第二反相器的输出与第 一反相器的输入相连所需的 本文档来自技高网...

【技术保护点】
一种改善ＳＲＡＭ匹配度的方法，其特征在于，包括下列步骤，　测量根据ＳＲＡＭ布图形成的ＳＲＡＭ中的一对对称ＭＯＳ管的电性参数；　根据所述电性参数判断所述对称ＭＯＳ管是否匹配，若所述对称ＭＯＳ管不匹配，则改变不匹配的ＭＯＳ管中与所测 量的电性参数相关的布图特征量，并重复上述步骤直到所述对称ＭＯＳ管匹配。

【技术特征摘要】
1. 一种改善SRAM匹配度的方法，其特征在于，包括下列步骤，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。2. 如权利要求1所述的改善SRAM匹配度的方法，其特征在于，所述电性参 数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。3. 如权利要求2所述的改善SRAM匹配度的方法，其特征在于，所述改变不 匹...

【专利技术属性】
技术研发人员：黄艳，黄威森，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]