提高半导体存贮器的操作速度的电路制造技术

一个带有地址转换探测电路的半导体存贮器，包括一个输入信号探测器１００Ｂ。用以接收在输入缓冲器中被缓冲的外部输入信号，一个控制装置１００Ｃ用以响应输入信号探测器的输出信号产生一个信号φＰｚｄ，控制一个读出放大器，一个补偿信号发生器１００Ｄ，用以产生一个补偿信号ＳＡＣＳ以通过接收输入信号探测器和控制装置的输出信号补偿一对二进制位线和／或数据输入输出线路。因此，二进制位线和／或数据输入／输出线路在读出放大器不工作期间总是被补偿的。（*该技术在2012年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存贮器，尤其关系到提高数据输入输出速度的二进制位线和/或输入输出线路的补偿电路。为了使半导体存贮器高度集成有必要提高操作速度。半导体存贮器的读写操作是通过存贮单元经由连接在存贮单元和集成电路芯片表面之间的数据输入输出线路或二进制位线转换和接收往复于集成电路芯片表面的一个数据而完成的;在此情况下，二进制位线或数据输入输出线路具有的一个固有负载(如，线路电阻，寄生电容等等)会对数据传送产生不利影响。在其存贮单元尺码较小而且操作电压较低的高度复杂的半导体存贮器里，这个问题是非常严重的。为了解决这个问题，已提出如下方法先将二进制位线和数据输入输出线路补偿至电源电压电平(Vcc)或其一半后再进行数据输入输出操作，如图1所示，该方法在一篇题为“20毫微秒4兆比特带有精密短程定位系统的互补型金属氧化物半导体短程攻击导弹的译码设计”论文里作了揭示，该论文由电气与电子工程师学会固态电路杂志第25卷第5期1990年10月作者ToshhikoHirose。参看图1A和1B。该两图分别说明二进制位线外部电路和读出放大器，作为信号SPG互补信号的信号SPGB被探测外部地址转换的地址转换探测(ATD)电路产生，而信号ΦBLSi选择一个包括一个指定存贮单元的存贮器数组块。图2是图1A和图1B电路的操作定时曲线图。图1A和1B的电路操作特性描述如下。外部地址的转换是通过ATD电路产生一个作为短脉冲的SPGB信号而探测的。SPGB信号在如图2所示的一个“高”电平的脉冲间隔中产生一个作为短脉冲的BEQ信号以补偿二进制位线BL.BLB和输入/输出线路I/O、I/OB。这时，读出放大器S/A-1，S/A-2很快地读出存贮单元20的数据。如图1A所示，从存贮单元20读出的该数据被转换。经数据输出缓冲装置40传送到芯片外部。二进制位线BL.BLB和输入输出线路I/O、I/OB预先被电源电压电平Vcc充电(在存贮单元20未执行数据读写工作时)，只是在存贮单元20的数据读写操作以前被BEQ信号立即补偿。BL.BLB和输入输出线路I/O.I/OB被补偿的时间取决于BEQ信号处于“高”电平时的脉冲间隔的大小。这时，如果二进制位线BL.BLB和输入输出线路I/O、I/OB有一个较大的固有负载，则必须增大脉冲间隔以适当补偿二进制位线和输入输出线路，从而在一个使用低操作电压和很小的存贮单元(即构成存贮单元的晶体管的规格等)的高度复杂的半导体存贮器情况下，应增大脉冲间隔。从而使操作速度减小，以延迟数据输出。此外，这还导致集成电路芯片在低电源电压Vcc电平下的错误运行。本专利技术的一个目的是提供一种半导体存贮器，使其二进制位线或数据输入输出线路被补偿而不会损失操作速度。根据本专利技术，带有一个地址转换探测电路的半导体存贮器包括一个为接收外部输入信号的输入信号探测器，这些输入信号在一个探测所需信号的输入缓冲器里被缓冲;一个控制装置，该装置用以响应输入信号探测器的输出信号产生一个控制读出放大器的信号;和一个补偿信号发生器，该发生器通过接收输入信号探测器和控制装置的输出信号产生一个补偿信号以补偿二进制位线和数据输入输出线路。借此使二进制位线和数据入输出线路在读出放大器不工作期间总是被补偿。为了更好地领会本专利技术，以说明上述方法如何可行。现以举例方式对诸附图说明如下，附图中图1A和图1B表示补偿读出放大器的二进制位线和输入输出线路的传统线路;图2是一个表示图1的操作时间曲线图;图3A和图3B是一个方块图，以表示本专利技术用于补偿二进制位线和输入输出线路的电路;图4A到4C是图3A和3B的详细电路图;图5是表示图3A和3B的操作时间图;图6是传统电路的操作时间图与本专利技术电路的操作时间的对照图;参看图3A，一个存贮单元阵列“a”的存贮单元块通过二进制电路BL，BLB(或数据输入/输出线路I/O.I/OB)连接到读出放大器“b”、一个补偿线路50通过控制信号φPzd去补偿二进制位线或数据输入/输出线路。一个读出放大器控制信号SACS加在读出放大器“b”上。补偿线路50可以按先有技术以不同方式构成。图3B是为产生和控制信号φPzd和SACS的电路。输入缓冲装置100A是为缓冲一外部地址。控制信号等等而用传统方式构成。一个输入信号探测器100B探测一个来自输入缓冲器100A的输出信号的所需信号以便产生一个探测信号SPG。一个读出放大器控制信号发生器100C接收输入信号探测器100B的输出信号，以产生一个读出放大器控制信号SACS，一个补偿信号发生器100D接收输入信号探测器100B和读出放大器控制信号发生器100C的输出信号以产生用于补偿给定的二进制位线BL.BLB和数据输入/输出线路I/O.I/OB的信号φPzd。体现图3B方块的详细线路图示于4A到4C中，图4A示出输入信号探测器100B，读出放大器控制信号发生器示于图4B。补偿信号发生器100D示于图4C。图4A是一种探测输入地址转换导致产生一个探测信号SPG的ATD电路。五个级联的链式反相器101-105构成一个延迟电路，以在输入信号APi发生转换时，产生一个脉冲输出信号SPG。如图4B所示的读出放大器控制信号发生器100C，接收SPG信号以便在SPG信号产生从“低”电平到“高”电平的转换时，产生短脉冲的SACS信号。标号120表示一个延迟电路(后面将作描述)，在读出放大器执行读出操作时延迟信号SACS。如图4C所示的补偿信号发生器1000，包括一个接收SPGB和SACS信号的与非门121和启动反相器122、123。以产生用于启动图3A中的补偿电路50的信号φPzd。当SACS信号被禁止时，图4C的补偿电路连续产生作为“高”态允许信号的φPzd信号。在操作中，若外部地址信号的转换不输入(即，未发生转换)，则SPG信号就处于“低”电平(SPGB信号处于“高”电平)。SACS信号处于“低”电平，从而使φPzd信号处在“高”电平。以致图3A的补偿电路50被启动。这样补偿了二进制位线或数据输入/输出线路。在此情况下，存贮单元不执行读写操作。若一个外部地址信号输入(即发生转换)SPG信号产生一个“高”电平的短脉冲(SPGB信号产生一个“低”电平的短脉冲)SACS信号处在“高”电平从而使Pzd信号在被图4B中的延迟电路120延迟一个给定时间后处在“低”电平，以致补偿电路50被禁止。这样，中止了对二进制位线或数据输入/输出线路的补偿;尽管读出放大器“b”是能够读出存贮单元的数据的。这样，在读出放大器没操作期间，二进制位线或数据输入/输出线路继续得到补偿，因此如图5所示，为读出一给定的存贮单元数据所化费的时间变得很短，在SACS信号作为“高”电平被产生期间是足以完成读出操作的。此后，当SPG信号的脉冲持续时间终止时，SACS信号再度处于“低”电平，而φPzd信号再度处于“高”电平。补偿线路50再度启动。以致在存贮单元的数据读出之后立即进行二进制位线或数据输入/输出线路的补偿。如图6所示，与传统电路相比，本专利技术的电路产生读出时间间隔“T”这样，由于对二进制位线和数据输入/输出线路的补偿避免了操作速度的损失。虽然图3B、4A、4B、4C表明了本专利技术电路的一个最佳实施例，但在没有越出本专利技术实质范围的情况下可对其进行各种本文档来自技高网...

【技术保护点】
一个带有地址转换探测路的半导体存贮器，包括：接收一个被缓冲的外部输入信号的一个输入信号探测装置，用以探测一个为产生探测信号的所需信号；一个接收所述输入信号探测装置的所述探测信号的控制装置，用以产生一个控制信号以控制一个读出放大器；和一个接收所述输入信号探测装置和控制装置的输出信号的补偿信号发生装置，用以产生一个补偿信号，以补偿一对二进制位线或数据输入／输出线路；借此，所述二进制位线或输入／输出线路对，在所述读出放大器不工作期间总是被补偿。

【技术特征摘要】
KR 1991-11-19 20595/911.一个带有地址转换探测线路的半导体存贮器，包括接收一个被缓冲的外部输入信号的一个输入信号探测装置，用以探测一个为产生探测信号的所需信号；一个接收所述输入信号探测装置的所述探测信号的控制装置，用以产生一个控制信号以控制一个读出放大器；和一个接收所述输入信号探测装置和控制装置的输出信号的补偿信号发生装置，用以产生一个补偿信号，以补偿一对二进制位线或数据输入/输出线路；借此，所述二进制位线或输入/输出线路对，在所述读出放大器不工作期间总是被补偿。2.如权利要求1所述的半导体存贮器，其特征在于所述二进制位线对和所述数据输入/输出线路对被所述补偿信号所补偿。3.如权利要求1所述的半导体存贮器，其特征在于所述输入信号探测装置包括，一个第一延迟装置，用以产生一个被延迟的反相输入信号;和用以产生具有等于所述输入信号逻辑电平的所述探测信号的装置。4.如权利要求1或2所述的半导体存贮器，其特征在于所述的第一延迟装置包含奇数个反相器。5.如权利要求1或2的半导体存贮器，其特征在于所述补偿信号发生装置包括一个与非门，接收所述输入信号和所述反向输入信号;和一个反相器，用以对所述与非门的输出进行反相。6.如权利要求1所述的半导体存贮器，其特征在于所述控制装置包括一个对所述探测信号进行反相的反相器;一个第二延迟装置，用以延迟反向后探测信号，以便在从存贮单元读出或对其写入一个数据期间，禁止所述补偿信号发生器的输出，和一个与非门，用以接收所述第二延迟装置和所述反向后探测信号的输出，产生具有与所述探测信号相等逻辑电平的所述控制信号。7.如权利要...

【专利技术属性】
技术研发人员：李炯坤，张雄，赵星熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]