具有再生逻辑电路的存储装置及再生该装置存储内容的方法制造方法及图纸

在半导体存储装置中，每当比较电路（９）在至少一个参考存储单元（１０）的特征量与参考值（ＶＲＥＦ）进行比较时，比较电路（９）确定某个一定的最小偏差时，则通过再生电路（８）启动再生过程。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有由多个经字线和位线可控的存储单元构成的存储单元阵列，并具有用于再生存储单元阵列的存储单元的存储内容的再生逻辑电路的半导体存储装置，其中存储单元包含一只电容器和一只晶体管，它们串联在一个电位接头和一个节点之间。这种存储装置例如以铁电存储装置形式从Hiroki Koike等A 60ns 1 Mb Nonvolatile Ferroelectric Memory with Non-Driven CellPlate Line Write/Read Scheme,1996,IEEE International SolidState Circuits Conference，第368和369页，1996获悉。为了能够制备具有高密度的铁电存储装置，对存储电容器提供一公共电极，并且把它维持在恒定电位是必要的。这时该恒定电位尤其通过由两电压的算术平均值形成，这两电压在位线上用于把信息写入存储单元。这个方案作为“VDD/2方案”一般是众知的。在由一只晶体管和一只铁电电容器(1T1C-单元)构成的存储单元，和在由两只晶体管和两只铁电电容器(2T2C单元)构成的存储单元，难以解决的是在本文档来自技高网...

【技术保护点】
半导体存储装置，它具有经字线和位线可控制的多个存储单元构成的存储单元阵列，并且有用于再生存储单元阵列（７）的存储单元的存储内容的再生逻辑电路（８），其中存储单元包含一只电容器（２）和一只晶体管（１），它们串联在电位（ＶＰＬ）接头和节点之间，其特征为： 控制电路配备一比较电路（９），至少一存储单元（１０）和再生逻辑电路（８）；控制电路的存储单元（１０）包含一只电容器（１２）和一只晶体管（１１），它们串联在电位（ＶＰＬ）的接头和另一节点（ＶＮ）之间；控制电路的另外的节点（ＶＮ）与比较电路（９）连接；比较电路（９）在输出端控制再生逻辑电路（８），用于促使存储单元阵列（７）的存储单元的重新再生。

【技术特征摘要】
DE 2000-1-20 10002374.61．半导体存储装置，它具有经字线和位线可控制的多个存储单元构成的存储单元阵列，并且有用于再生存储单元阵列(7)的存储单元的存储内容的再生逻辑电路(8)，其中存储单元包含一只电容器(2)和一只晶体管(1)，它们串联在电位(VPL)接头和节点之间，其特征为控制电路配备一比较电路(9)，至少一存储单元(10)和再生逻辑电路(8)；控制电路的存储单元(10)包含一只电容器(12)和一只晶体管(11)，它们串联在电位(VPL)的接头和另一节点(VN)之间；控制电路的另外的节点(VN)与比较电路(9)连接；比较电路(9)在输出端控制再生逻辑电路(8)，用于促使存储单元阵列(7)的存储单元的重新再生。2．根据权利要求1所述的半导体存储装置，其特征为差分放大器(9)用作比较电路，该差分放大器使控制电路的存储单元(10)的存储...

【专利技术属性】
技术研发人员：T贝姆，G布劳恩，H赫尼格施米德，T雷尔，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]