【技术实现步骤摘要】
本专利技术涉及到一个集成存储器，其存储单元是用片状导线连接的。在US5,592,410 A中叙述了FRAM或者FeRAM(铁电随机存取存储器)形式的铁电存储器。其存储单元有选择晶体管和存储电容器。存储电容器有铁电介质，这个铁电介质依赖于被存储的逻辑状态可以采取不同的极性状态。极性状态影响存储电容器的电容。每个存储电容器的电极是由相应的选择晶体管与存储器的位导线相连的。选择晶体管的控制接头是与存储器的字导线相连的。存储电容器的第二个电极是与片状导线相连的。当读存取期间将选择晶体管导电接通和将片状导线的电势从低电势脉动到高电势。在与存储单元连接的位导线上的电势改变然后进行处理。这是与极性有关的存储器电容的一个尺度和因此将其用于确定各个被存储的逻辑状态。在US 5,592,410 A中的字导线的走向是垂直于位导线和片状导线是与字导线平行的。每个片状导线是与字解码器的同一个输出端相连的。通过激活一个字导线于是也同时激活所属的片状导线。这导致了，所有由各个被激活的字导线选择的存储单元通过与其连接的片状导线的脉冲信号影响所属位导线上的电势。以下任务是以本专利技术为基础的...
【技术保护点】
集成存储器， －具有存储单元（ＭＣ），将存储单元安排在位导线（ＢＬ）和字导线（ＷＬ）的交叉点上和各自至少有一个选择晶体管（ＴＭ）和一个存储电容器（ＣＭ）， －在其上将选择晶体管（ＴＭ）的控制接头与一个字导线（ＷＬ）相连接和每个选择晶体管将所属存储电容器（ＣＭ）的一个电极与一个位导线（ＢＬ）连接在一起， －具有引导脉冲信号的片状导线（ＰＬ），将片状导线与一个与各个选择晶体管（ＴＭ）相反的存储电容器（ＣＭ）的电极相连接， －具有一个行解码器（ＲＥＤＥＣ）用于字导线（ＷＬ）的地址选择和 －具有一个列解码器（ＣＤＥＣ）， －在其中将片状导线（ＰＬ...
【技术特征摘要】
DE 1999-4-1 19915081.81.集成存储器，-具有存储单元(MC)，将存储单元安排在位导线(BL)和字导线(WL)的交叉点上和各自至少有一个选择晶体管(TM)和一个存储电容器(CM)，-在其上将选择晶体管(TM)的控制接头与一个字导线(WL)相连接和每个选择晶体管将所属存储电容器(CM)的一个电极与一个位导线(BL)连接在一起，-具有引导脉冲信号的片状导线(PL)，将片状导线与一个与各个选择晶体管(TM)相反的存储电容器(CM)的电极相连接，-具有一个行解码器(REDEC)用于字导线(WL)的地址选择和-具有一个列解码器(CDEC)，-在其中将片状导线(PL)安排与位导线(BL)平行，-在其中将各自一个片状导线(PL)和至少一个位导线(BL)与同一个存储单元(MC)相连接，-和在其中将列解码器(CDEC)依赖于附上的列地址(CADR)选定至少一个片状导线(PL)，其特征为，-控制单元(T1，T2，AKT)为了影响从位导线(BL)向存储器外进行数据传输各自有一个控制输入端，其经过一个片状导线(PL)与列解码器(CDECD)的各自一个输出端相连接。2.按照权利要求1的集成存储器，-其控制单元是第一个开关元件(T1)，-具有读放大器(SA)用于将从存储单元(MC)中被读出的数据放大，被读出的数据经过各自第一个开关元件(T1)与至少一个位导线(BL)相连接，-和在其中每个第一个开关元件(T1)的控制接头是与列解码器(CDEC)的一个输出端经过那个片状导线(PL)相连接，那个片状导线是从属于与各个第一个开关元件(T1)连接的位导线(BL)的。3.按照权利要求1的集成存储器，-具有读放大器(SA)用于将从存储单元(MC)中读出的数据放大，被读出的数据是与各自至...
【专利技术属性】
技术研发人员：T施拉格，H赫尼格施米德，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。