温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

集成存储器有片状导线（ＰＬ），将片状导线安排为与位导线平行。此时各自一个片状导线（ＰＬ）和至少一个位导线（ＢＬ）是与同一个存储单元（ＭＣ）相连接的。将列解码器（ＣＤＥＣ）用于依赖于列地址（ＣＡＤＲ）选定一个片状导线（ＰＬ）。...
该专利属于因芬尼昂技术股份公司所有，仅供学习研究参考，未经过因芬尼昂技术股份公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。