定时调整电路和半导体存储装置制造方法及图纸

一种定时调整电路，包括： 铁电电容器，用于在发送信号时进行定时调整。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有铁电电容器的定时调整电路和半导体存储装置。
技术介绍
铁电存储装置常规上被称为具有使用铁电电容器的存储单元的半导体存储装置，并根据铁电电容器的极化方向来存储数据。铁电电容器通过重复极化反转来减少极化量(去极化)。从由图8中的实线所示的曲线到由虚线所示的曲线发生磁滞特性迁移。例如，当发生从图8中的Vcc＝-V1的极化反转，并且Vcc＝0V时，发生从电荷Q1到电荷Q2的迁移(减少)。也就是说，由于随时间的变化，使得铁电电容器在极化反转中增加其电容(在图8中，(Q3-Q1)/V1＜(Q3-Q2)/V1)。以下将对一种具有由铁电电容器形成的存储单元的常规铁电存储装置的示意构成进行说明。图9是示出一种常规铁电存储装置的示意构成的方框图。参照图9，铁电存储装置101具有由铁电电容器形成的存储单元，并根据铁电电容器的极化方向来存储数据。行解码器103根据外部输入的地址数据来选择字线。在存储单元阵列102中，由铁电电容器(后面说明)形成的存储单元采用阵列方式设置。根据存储在存储单元内的数据，检测放大器电路(S/A电路)104使由列解码器105(后面说明)选择的位线的电位放大。列解码器105根据外部输入的地址数据来选择位线。列解码器105也输出用于激活检测放大器电路104的激活信号。输入/输出数据处理电路106闩锁或缓冲要存储在存储单元阵列102内的输入数据或者从存储单元阵列102读出的输出数据，从而通过输入/输出数据总线，与外部装置之间进行数据的输入/输出。控制电路107根据控制信号来对上述电路的操作进行控制。采用以上构成，铁电存储装置101对由地址数据指定的部位的存储单元进行数据写入/读出处理。以下将对由铁电电容器形成的存储单元的示意构成进行说明。图10是示出由铁电电容器形成的常规存储单元的示意构成的图。参照图10，存储单元M具有铁电电容器C1和C2和晶体管Tr1和Tr2。铁电电容器C1和C2中的各方的一个端子通过晶体管Tr1或Tr2与位线BL和/BL中的对应一方连接。铁电电容器C1和C2中的各方的另一端子与板线(plate line)PL连接。位线BL和/BL与检测放大器电路104连接。采用该构成，当检测放大器电路104被激活时，它使位线BL和/BL预充电或者使位线BL和位线/BL之间的电位差放大。晶体管Tr1和Tr2的栅极端子与字线WL连接。通过对字线WL进行控制来接通/断开晶体管Tr1和Tr2。将参照附图，对从上述存储单元M读出数据的操作中，由图8所示的随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响进行说明。图11是示出从图10所示的上述存储单元M读出数据的操作中，由随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响的定时图。如图11所示，当铁电电容器C1和C2的电容增加时，如图11中的虚线所示，到位线BL和/BL的数据输出变慢。对此，必须使用于将位线BL和位线/BL之间的电位差放大的检测放大器电路104的激活定时从t1延迟到t2。然而，铁电电容器的上述随时间发生的劣化的进度在存储单元之间变化，这是因为它取决于极化反转重复次数。为此，如果使检测放大器电路的激活定时被均匀地延迟，则不必使数据输出定时延迟。特别是，当使用多个检测放大器电路时，难以根据随时间发生的变化，对各检测放大器电路的激活定时进行合适调整。此外，一般来说，由于电路领域中的上述问题，因而难以根据电路元件随时间发生的变化来进行定时调整。
技术实现思路
本专利技术是考虑到上述情况而作出的，并且本专利技术的一个目的是提供一种能够根据包含在存储单元内的铁电电容器的随时间发生的变化来对各检测放大器电路的激活定时进行调整的定时调整电路和半导体存储装置。本专利技术的另一目的是提供一种能够根据电路元件的随时间发生的变化来进行定时调整的定时调整电路。本专利技术是为了解决上述问题而作出的。根据本专利技术的一种定时调整电路，其特征在于，包括铁电电容器，用于在发送信号时进行定时调整。使用铁电电容器进行定时调整的方法是一般性的。当使用铁电电容器时，可以通过使用铁电电容器所独有的电容随时间发生的变化，随时间的经过进行定时调整。因此，可提供一种能够根据电路元件的随时间发生的变化来进行定时调整的定时调整电路。根据本专利技术的半导体存储装置，其特征在于，包括多个存储单元，其由铁电电容器形成；多个检测放大器电路，其使存储单元的位线的电位预充电；以及定时调整电路，其使用用于在发送激活信号时进行定时调整的铁电电容器，该激活信号用于激活检测放大器电路。因此，根据存储单元的铁电电容器的电容随时间发生的变化，可对用于激活检测放大器电路的激活信号的定时进行调整。附图说明图1是示出一种具有根据本专利技术一实施例的定时调整电路的铁电存储装置的示意构成的方框图；图2是示出图1所示的定时调整电路5的外围电路一例的方框图；图3是示出图1和图2所示的定时调整电路5的电路示例的图；图4是示出根据本专利技术一实施例的定时超前电路(timing advancingcircuit)的电路示例的图； 图5A和图5B是用于对当施加给铁电电容器的一个端子的电压发生变化而不发生极化反转时的随时间发生的劣化进行说明的图；图6A和图6B是示出根据本专利技术实施例的定时调整电路5的其他电路示例的图；图7A和图7B是示出具有与根据本专利技术实施例的定时超前电路9相同功能的其他电路示例的图；图8是示出用于表示铁电电容器的去极化的磁滞特性的图；图9是示出常规铁电存储装置的示意构成的方框图；图10是示出由铁电电容器形成的常规存储单元的示意构成的图；以及图11是示出从图10所示的存储单元M读出数据的操作中，由随时间发生的劣化引起的铁电电容器C1和C2的电容增加的影响的定时图。具体实施例方式以下将对本专利技术的实施例进行说明。首先将对一种具有根据本专利技术一实施例的定时调整电路的铁电存储装置(半导体存储装置)的示意构成进行说明。图1是示出一种具有根据本专利技术一实施例的定时调整电路的铁电存储装置的示意构成的方框图。参照图1，一种具有定时调整电路的铁电存储装置1具有由铁电电容器(后面说明)形成的存储单元，并根据铁电电容器的极化方向来存储数据。在存储单元阵列2中，由铁电电容器形成的存储单元采用阵列方式设置。行解码器3根据外部输入的地址数据来选择字线。在本实施例中，包含在存储单元阵列2内的各存储单元均具有与图10所示的存储单元M相同的构成，因而将省略对其说明(包含在存储单元阵列2内的存储单元将在以下被称为存储单元M)。存储单元M无需总是具有上述构成，而是可以具有任何其他包括铁电电容器的构成。根据存储在存储单元M内的数据，检测放大器电路(S/A电路)4使由列解码器6(后面说明)选择的位线的电位放大。定时调整电路5对用于激活检测放大器电路4的定时进行调整。列解码器6根据外部输入的地址数据来选择位线。列解码器6也输出用于激活检测放大器电路4的激活信号。该激活信号通过定时调整电路5被提供给检测放大器电路4的激活信号输入端子。输入/输出数据处理电路7闩锁或缓冲要存储在存储单元阵列2内的输入数据或者从存储单元阵列2读出的输出数据，从而通过输入/输出数据总线，与外部装置之间进行数据的输入/输出。控制电路8根据控制信号来对上述电路的操作进行控制。采用以上构成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种定时调整电路，包括铁电电容器，用于在发送信号时进行定时调整。2.根据权利要求1所述的电路，其中，所述铁电电容器根据信号变化来重复极化反转。3.根据权利要求2所述的电路，还包括反相器，其与用于根据信号变化来重复极化反转的所述铁电电容器并联连接。4.根据权利要求2所述的电路，其中，该电路还包括NAND电路，NAND电路的一个输入端子和输出端子与所述铁电电容器并联连接；并且用于发送对所述铁电电容器的极化反转进行控制的控制信号的信号线与所述NAND电路的另一输入端子连接。5.根据权利要求2所述的电路，其中，该电路还包括NOR电路，NOR电路的一个输入端子和输出端子与所述铁电电容器并联连接；并且用于发送对所述铁电电容器的极化反转进行控制的控制信号的信号线与所述NOR电路的另一输入端子连接。6.根据权利要求1所述的电路，其中，所述铁电电容器根据信号变化，仅在磁滞曲线上的线性区域内重复移动。7.根据权利要求1所述的电路，其中，该电路还包括反相器，反相器的输出端子与所述铁电电容器的一个端子连接，反相器的输入端子与用于发送信号的信号线连接；并且所述铁电电容器的另一端子接地。8.根据权利要求1所述的电路，其中，该电路还包括反相器，反相器的输出端子与所述铁电电容器的一个端子连接，反相器的输入端子与用于发送信号的信号线连接；并且所述铁电电容器的另一端子与电源线连接。9.根据权利要求1所述的电路，其中，该电路还包括反相器，反相器的输出端子与所述铁电电容器的一个端子连接，反相器的输入端子与用于发送信号的信号线连接；并且所述铁电电容器的另一端子被设定在浮动状态下。10.一种半导体存储装置，包括多个存储单元，其具有铁电电容器；多个检测放大器电路，其使所述存储单元的位线的电位放大；以及定时调整电路，其使用用于在发送激活信号时进行定时调整的铁电电容器，该激活信号用于激活所述检测放大器电路。11.根据权利要求1...

【专利技术属性】
技术研发人员：上田丰，吉冈浩，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：