选择性多重移位的移位寄存器制造技术

一种选择性多重移位的移位寄存器，包括一控制电路，用以输出一时序信号及ｉ个位移信号（０＜ｉ＜Ｎ，ｉ为正整数），及一多重移位电路包括Ｎ组串接并由触发器与多工器构成的寄存器单元，各触发器输出一不同位址，各多工器是接收该控制电路所有输出的信号与第ｊ（０≤ｊ≤Ｎ－１，ｊ为整数）个多工器是接收第ｊ至ｊ－ｉ＋１个触发器的输出位址，并对应位移信号选择已接收位址的一输出至下一级的寄存器单元的触发器。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种移位寄存器，特别是涉及一种对存储器进行位址指位的选择性多重移位的移位寄存器。附图说明图1示出一现有移位寄存器1。此移位寄存器1是由多个D型触发器DFF0-DFF3所构成。虽然，在图中只显示四个D型触发器，然而实际上的D型触发器的数目可依需要而改变并不限于四个，在此为了说明方便，以包含四个D型触发器的移位寄存器为代表。各D型触发器DFF0-DFF3在输入端D有信号进入时，必须等到输入端T有时序信号Clock正缘触发(由低电平变成高电平)进入时，才会将输入端D所输入信号传至输出端Q输出，所以输入信号在每一时序周期会依序向下一个的D型触发器移动。虽然在此，为了说明方便设定D型触发器DFF0-DFF3依时序信号Clock的正缘触发来传递信号，然而，实际上可依电路设计的需要，设定D型触发器依时序信号Clock的负缘触发或正与负缘触发来传递信号。以下配合图2至图7对输入信号的位移顺序说一说明。首先，输入复位信号Reset(如图3)，先对各D型触发器DFF0-DFE3进行清除的动作，使D型触发器DFF0的输出为高电平，而其余的D型触发器DFF1-DFE3输出信号为低电平，所本文档来自技高网...

【技术保护点】
一种选择性多重移位的移位寄存器，用以产生位址指向一晶胞阵列，该晶胞阵列的Ｎ列分别具有一字线，各该字线分别具有对应位址值，以随着该位址信号的位址值，使对应的字线开启以对该字线上的晶胞进行数据读写，其特征在于该移位寄存器包括：一控制电路，用以输出一时序信号及ｉ个位移信号（０＜ｉ＜Ｎ，ｉ为正整数），且当其中一位移信号为启动电平时，则其他的位移信号位于不启动电平；及一多重移位电路，包括Ｎ组串接寄存器单元，各该寄存器单元是由一触发器与一多工器所构成，各该触发器输出一不同位址，各该多工器接收该控制电路所有输出的信号，及第ｊ（０≤ｊ≤Ｎ－１，ｊ为整数）个多工器接收第ｊ至ｊ－ｉ＋１个触发器的输出位址，而各该位...

【技术特征摘要】
【国外来华专利技术】1.一种选择性多重移位的移位寄存器，用以产生位址指向一晶胞阵列，该晶胞阵列的N列分别具有一字线，各该字线分别具有对应位址值，以随着该位址信号的位址值，使对应的字线开启以对该字线上的晶胞进行数据读写，其特征在于该移位寄存器包括一控制电路，用以输出一时序信号及i个位移信号(0＜i＜N，i为正整数)，且当其中一位移信号为启动电平时，则其他的位移信号位于不启动电平；及一多重移位电路，包括N组串接寄存器单元，各该寄存器单元是由一触发器与一多工器所构成，各该触发器输出一不同位址，各该多工器接收该控制电路所有输出的信号，及第j(0≤j≤N-1，j为整数)...

【专利技术属性】
技术研发人员：陈星祎，汪若渝，陈信光，王志明，廖敏顺，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]