一种堆叠半导体器件封装结构制造技术

本实用新型专利技术公开了一种堆叠半导体器件封装结构。堆叠半导体器件封装结构包括：基板；层叠设置于基板上的n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k

【技术实现步骤摘要】
一种堆叠半导体器件封装结构


[0001]本技术实施例涉及半导体
，尤其涉及一种堆叠半导体器件封装结构。

技术介绍

[0002]随着半导体制造技术的发展，现在大多需要将多个半导体芯片堆叠连接在一起，以实现更多功能。
[0003]目前，传统的叠芯方式都是使用金属焊线将芯片焊盘和基板上对应焊盘连接起来。这种连接方式使得焊线在塑封过程中，还可能出现金属焊线偏移，塌陷，断裂等风险。

技术实现思路

[0004]本技术提供一种堆叠半导体器件封装结构，以实现提高半导体器件的可靠性。
[0005]本技术实施例提供了一种堆叠半导体器件封装结构，该堆叠半导体器件封装结构包括：
[0006]基板；
[0007]层叠设置于所述基板上的n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k
‑
1个所述芯片；其中，2≤k≤n，k和n均为正整数；
[0008]导电连接体，所述导电连接体设置所述基板上，并位于所述芯片的周围；
[0009]塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；
[0010]重布线层，连接暴露出的所述导电连接体和暴露出的所述连接部。
[0011]可选地，堆叠半导体器件封装结构还包括保护层；
[0012]所述保护层设置在暴露出的所述导电连接体和暴露出的所述连接部上；
[0013]所述保护层覆盖所述导电连接体和所述芯片。
[0014]可选地，第k个所述芯片远离所述基板的表面的连接部与靠近所述基板的表面的连接部连接。
[0015]可选地，所述连接部包括锡球。
[0016]可选地，所述导电连接体垂直于所述基板与所述芯片连接的表面。
[0017]可选地，所述导电连接体的高度大于或等于所述芯片的高度之和。
[0018]可选地，所述导电连接体包括金属立柱。
[0019]可选地，所述金属立柱包括圆柱形金属立柱或长方体金属立柱；
[0020]所述圆柱形金属立柱的直径为1
‑
2mm；
[0021]所述长方体金属立柱的底面边长为1
‑
2mm。
[0022]可选地，所述塑封体为环氧树脂。
[0023]可选地，所述保护层的厚度大于或等于所述重布线层的厚度。
[0024]本技术通过设置基板，在基板上层叠设置n个芯片，不同芯片的大小可能不同，距离基板越近，芯片的尺寸越大。第一个芯片贴装在基板上，然后第k个芯片靠近基板表面的连接部与第一个芯片远离基板的表面的连接部连接，使得不同的芯片连接在一起。第n个芯片远离基板的表面的连接部暴露在塑封体之外，导电连接体远离基板的表面暴露在塑封体之外，使得重布线层可以将暴露出的导电连接体与暴露出的连接部连接在一起，从而实现了将第n个芯片与基板连接，又由于各个芯片之间通过连接部连接，使得各个芯片均与基板连接在一起，从而不用每个芯片的表面通过金属焊线与基板连接，减少了金属焊线的使用，减小了半导体封装结构的厚度。而且连接第n个芯片与基板的导电连接体是一体的，与现有技术中每设置一个芯片，设置一层连接体相比，更加稳固，可以避免出现偏移、塌陷、断裂等的风险，提高了半导体器件的可靠性。本技术解决了半导体器件封装结构中容易出现金属焊线偏移、塌陷、断裂的问题，达到了提高堆叠半导体器件封装结构的可靠性的效果。
附图说明
[0025]图1是本技术实施例提供的一种堆叠半导体器件封装结构的示意图；
[0026]图2是本技术实施例提供的另一种堆叠半导体器件封装结构的示意图；
[0027]图3是本技术实施例提供的一种堆叠半导体器件封装结构的制备方法的流程图；
[0028]图4是本技术实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图；
[0029]图5是本技术实施例提供的另一种堆叠半导体器件封装结构的制备方法的流程图；
[0030]图6
‑
图10是本技术实施例提供的一种薄膜晶体管的制备方法各步骤对应的剖面图。
具体实施方式
[0031]下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。
[0032]图1为本技术实施例提供的一种堆叠半导体器件封装结构的示意图，参见图1，堆叠半导体器件封装结构包括：基板110；层叠设置于基板110上的 n个芯片120，第一个芯片120与基板110的距离最小，距离基板110越近，芯片120的尺寸越大；第k个芯片120远离基板110的表面以及靠近基板110的表面均设置有连接部121，第k个芯片120通过靠近基板表面的连接部121连接第k
‑
1个芯片120；其中，2≤k≤n，k和n均为正整数；导电连接体130，导电连接体130设置基板110上，并位于芯片120的周围；塑封体140，塑封体140塑封各芯片120和导电连接体130，并暴露出导电连接体130和第n个芯片120远离基板110表面的连接部121；重布线层150，连接暴露出的导电连接体130和暴露出的连接部121。
[0033]具体地，基板110例如可以是玻璃基板，也可以是其他基板，这里并不进行限定。基板110具有支撑和固定的作用，为芯片120的封装提供基础。基板 110上层叠设置n个芯片120，不同芯片120的大小可能不同，距离基板110越近，芯片120的尺寸越大，第一个芯片120与基板110的距离最小，所以，第一个芯片120最大，第n个芯片120最小，n的具体取值可以根据实际情况进行确定，这里并不进行限定。图1中只示出了包含两个芯片120的情况，但并不是进行限定。第一个芯片120远离基板110的表面设置有连接部121，第k 个芯片120靠近基板110的表面和远离基板110的表面均设置有连接部121，第一个芯片120例如是贴装在基板110上，然后第k个芯片120靠近基板110 表面的连接部121与第一个芯片120远离基板110的表面的连接部121连接，例如是通过倒装焊接的方式连接，使得不同的芯片120连接在一起。第n个芯片120远离基板110的表面的连接部121暴露在塑封体140之外，导电连接体 130远离基板110的表面暴露在塑封体140之外，使得重布线层150 (Redistribution Layer，RDL)可以将暴露出的导电连接体120与暴露出的连接部121连接在一起，从而实现了将第n个芯片120与基板110连接，又由于各个芯片120之间通过连接部121连接，使得各个芯片120均与基板110连接在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠半导体器件封装结构，其特征在于，包括：基板；层叠设置于所述基板上的n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k
‑
1个所述芯片；其中，2≤k≤n，k和n均为正整数；导电连接体，所述导电连接体设置所述基板上，并位于所述芯片的周围；塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；重布线层，连接暴露出的所述导电连接体和暴露出的所述连接部。2.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，还包括保护层；所述保护层设置在暴露出的所述导电连接体和暴露出的所述连接部上；所述保护层覆盖所述导电连接体和所述芯片。3.根据权利要求1所述的堆叠半导体器件封装结构，其特征在于，第k个所述芯片远离所述基板的表面的连接...

【专利技术属性】
技术研发人员：卞龙飞，
申请(专利权)人：湖南越摩先进半导体有限公司，
类型：新型
国别省市：