【技术实现步骤摘要】
本公开的内容涉及集成电路设备，具体地涉及一种能够在低电源电压状态下稳定工作的半导体存储器件。
技术介绍
实现高性能DRAMs的一个基本电路是位线读出放大器电路。本领域内技术人员可以理解，在一DRAM读操作过程中，少量电荷被从存储单元传送至一位线，并且一读出放大器读出并放大该位线上的电压。在高密度DRAMs的情况下，由于降低了单元尺寸和工作电压，存储在存储单元中的信号电荷减少，因此增加了完成稳定读操作的难度。因此，需要一种比现有读出放大器具有更高灵敏度的读出放大器。由于动态交叉-耦合读出放大器(在下文被称为触发读出放大器)的简单结构和高灵敏度，其被广泛用作位线读出放大器。读出放大器的灵敏度受不平衡器件参数的影响，例如，在配对晶体管间的阈值电压和跨导的不一致。在高密度DRAMs的情况下，由于大量具有尺寸减小特征的晶体管被应用于高密度DRAM中，这种不平衡性增加。器件参数不平衡性产生触发读出放大器的偏置电压，该触发读出放大器的偏置电压引起读出容限减小。通常，在读出放大器的偏置电压低于由存储单元电容和位线电容间的共享电荷所激发的位线电压的情况下，读/刷新操作正常执行。...
【技术保护点】
【技术特征摘要】
1.一种半导体存储器件，包括一第一位线和一第二位线，其位于一第一区中并与多个存储单元连接；一偏置-补偿放大器电路，其被构造为用于探测一基于参考电压的该第一位线的电压变化并按照探测结果来驱动该第二位线；一读出放大器电路，其位于第二区中并被构造为用于读出和放大该第一位线和该第二位线间的电压差；其中在探测出该第一位线的电压变化前，在一第一控制信号的作用下，该偏置-补偿放大器电路被构造为按照该参考电压补偿一偏置电压；且其中一部分该偏置-补偿放大器电路被设置在该第一区，剩余部分的该偏置-补偿放大器电路被设置在一不同于该第一区和该第二区的第三区。2.按照权利要求1的半导体存储器件，其中该偏置-补偿放大器电路被构造为在行激活前工作。3.按照权利要求1的半导体存储器件，其中该偏置-补偿放大器电路被构造为在激活该读出放大器电路前被去激活。4.按照权利要求1的半导体存储器件，其中该偏置-补偿放大器电路被构造为在激活该读出放大器电路后被去激活。5.按照权利要求1的半导体存储器件，其中该偏置-补偿放大器电路包括一差分放大器，其具有一连接至该第一位线的第一输入端、一被连接用于接收该参考电压的第二输入端、和一连接至该第二位线的输出端；和一开关，其被连接在该输出端和该第一输入端之间，且其被构造为按照该第一控制信号而工作。6.按照权利要求1的半导体存储器件，其中该偏置-补偿放大器电路包括一第一工具，其按照一第二控制信号而工作并被构造为按照该参考电压产生一偏置电压；一第二工具，其被施加该偏置电压并被构造为按照该第一位线的电压变化建立一第二位线电压；以及一开关，其连接于该第一位线和该第二位线之间，并被构造为按照该第一控制信号而工作。7.按照权利要求6的半导体存储器件，其中该开关和该第二工具位于该第二区中，且该第一工具位于该第三区中。8.按照权利要求7的半导体存储器件，其中用于驱动该读出放大器电路的驱动器位于该第三区中。9.按照权利要求6的半导体存储器件，其中该参考电压等于一位线预充电电压。10.按照权利要求6的半导体存储器件，其中该参考电压大于一位线预充电电压。11.按照权利要求6的半导体存储器件，其中该第一工具包括一第一晶体管，其具有一形成于一电源电压和一被构造用于输出该偏置电压的第一内结点之间的电流通道，且其具有一连接至该第一内结点的栅极；一第二晶体管，其具有一形成于该第一内结点和一第二内结点之间的电流通道，且其具有一被构造用于接收该参考电压的栅极；以及一第三晶体管，其具有一形成于该第二内结点和一接地电压之间的电流通道，且其具有一被构造用于接收该第二控制信号的栅极。12.按照权利要求11的半导体存储器件，其中该第一工具还包括一第四晶体管，其具有一形成于该电源电压和该第一内结点之间的电流通道，且其具有一被构造用于接收该第二控制信号的栅极。13.按照权利要求12的半导体存储器件，其中该第二工具包括一第五晶体管，其具有一形成于该电源电压和该第二位线之间的电流通道，且其具有一被连接用于接收该偏置电压的栅极；和一第六晶体管，其具有一形成于该输出端和该第二内结点之间的电流通道，且其具有一连接至该一条位线的栅极。14.按照权利要求5的半导体存储器件，还包括一栅极电路，其按照一第一栅极信号和一第二栅极信号工作，且其被连接在该第一位线和该第二位线与该差分放大器之间。15.按照权利要求14的半导体存储器件，其中分别响应该第一和第二栅极信号，该栅极电路连接该第一位线至该差分放大器的第一输入端，并连接该第二位线至该差分放大器的输出端，该差分放大器的第二输入端被构造为被施加该参考电压。16.按照权利要求14的半导体存储器件，其中分别响应该第一和第二栅极信号，该栅极电路连接该第二位线至该差分放大器的第一输入端，并连接该第一位线至该差分放大器的输出端。17.按照权利要求12的半导体存储器件，其中该第二工具包括一第五晶体管，其具有一形成于该电源电压和该第二位线之间的电流通道，且其具有一连接至该第二内结点的栅极；一第六晶体管，其具有一形成于该第二位线和一第三内结点之间的电流通道，且其具有一连接至该第一位线的栅极；以及一第七晶体管，其具有一形成于该第三内结点和该接地电压之间的电流通道，且其具有一被构造用于接收该第二控制信号的栅极。18.一种半导体存储器件，包括一第一位线和一第二位线，其位于一第一区中并与多个存储单元连接；一偏置电压发生器电路，其按照一第一控制信号工作并被构造用于产生一基于参考电压的偏置电压；一驱动器电路，其被构造为被施加该偏置电压并被构造为按照该第一位线的电压变化驱动该第二位线；一开关，其被构造为按照一第二控制信号电连接该第一和第二位线；一读出放大器电路，其位于一第二区中并被构造用于读出和放大该第一位线和该第二位线间的电压差；其中该偏置电压发生器电路和该驱动器电路形成一差分放大器；且其中该驱动器电路和该开关被设置在该第二区，以及该偏置电压发生器电路被设置在一不同于该第一区和该第二区的第三区。19.按照权利要求18的半导体存储器件，其中该第一控制信号被构造为在行激活前被激活且在该读出放大器电路被激活前被去激活。20.按照权利要求18的半导体存储器件，其中该第一控制信号被构造为在行激活前被激活且在该读出放大器电路被激活后被去激活。21.按照权利要求18的半导体存储器件，其中该第二控制信号被构造为在行激活前的一预定时间期间内被激活。22.按照权利要求18的半导体存储器件，其中该偏置电压发生器电路包括一第一晶体管，其具有一形成于一电源电压和一被构造用于输出该偏置电压的第一内结点之间的电流通道，且其具有一连接至该第一内结点的栅极；一第二晶体管，其具有一形成于该第一内结点和一第二内结点之间的电流通道，且其具有一被构造用于接收该参考电压的栅极；一第三晶体管，其具有一形成于该第二内结点和一接地电压之间的电流通道，且其具有一被连接用于接收该第一控制信号的栅极；一第四晶体管，其具有一形成于该电源电压和该第一内结点之间的电流通道，且其具有一被连接用于接收该第一控制信号的栅极。23.按照权利要求22的半导体存储器件，其中该驱动器电路包括一第五晶体管，其具有一形成于该电源电压和该第二位线之间的电流通道，且其具有一连接至该第一内结点的栅极；一第六晶体管，其具有一形成于该第二位线和一第二内结点之间的电流通道，且其具有一连接至该第一位线的栅极；24.按照权利要求22的半导体存储器件，其中该驱动器电路包括一第五晶体管，其具有一形成于该电源电压和该第二位线之间的电流通道，且其具有一连接至该第二内结点的栅极；一第六晶体管，其具有一形成于该第二位线和一第三内结点之间的电流通道，且其具有一连接至该第一位线的栅极；和一第七晶体管，其具有一形成于该第三内结点和该接地电压之间的电流通道，且其具有一连接至该第二控制信号的栅极。25.按照权利要求18的半导体存储器件，其中当该第一和第二控制信号被激活时，通过该开关，一负反馈环路形成于该差分放大器，因此该差分放大器的输入偏置电压被消除。26.按照权利要求25的半导体存储器件，其中在消除该差分放大器的输入偏置电压后，根据该第一位线的电压变化，该驱动器电路驱动该第二位线。27.一种半导体存储器件，包括第一、第二、第三和第四位线，其位于一第一区中并与多个存储单元连接；一偏置电压发生器电路，其按照一第一控制信号工作并产生一基于参考电压的偏置电压；一第一驱动器电路，其被施加该偏置电压并按照该第一位线的电压变化驱动该第二位线；一第二驱动器电路，其被施加该偏置电压并按照该第三位线的电压变化驱动该第四位线；一第一开关电路，其按照一第二控制信号电连接该第一和第二位线；一第二开关电路，其按照该第二控制信号电连接该第三和第四位线；一第三开关电路，其分别根据该第一控制信号，提供该第一和第二驱动器电路的一放电通道；以及一读出放大器电路，其位于一第二区并分别读出和放大该第一和第二位线间的电压差和该第三和...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。