具冗余存储单元之集成存储器及测试集成存储器之方法技术

集成存储器具有可寻址的存储单元的常态与冗余单元。在常态模式下，存储单元储存需要被冗余单元取代的常态单元的地址。比较单元（３）对在地址总线（７）上的地址与被存在存储单元（２）中的地址进行比较并在确定有匹配情况时激活冗余单元。存储器也具有测试电路（５），其可透过测试模块信号而激活并可用来把存储单元重新设成启始状态，为了可在后续操作中对冗余单元进行写入一识别码而先将冗余单元的地址储存在存储单元中。在一存储器的制作过程中所执行的功能测试的测试结果已不再有效用时仍可在后续阶段中对错误机制的拓朴敏感度进行分析。

【技术实现步骤摘要】

本案系为与具有一存储单元阵列内之存储单元的集成存储器有关，其中该存储单元系相互结合而组成可地址的常态单元，并且具有存储单元冗余单元以便在一地址基础上取代该常态单元之其一。本专利技术亦与测使这类集成存储器的方法有关。
技术介绍
为了可修复不良的存储单元，集成存储器通常会具有存储单元的冗余单元，其中该冗余单元系可取代在一地址基础上包含不良的存储单元的存储单元之常态单元。举例来说，这些存储单元的冗余单元系可以冗余字符线或是冗余位线的形式存在，其乃可取代常态字符线或是常态位线。在本文中，集成存储器的测试工作可是透过例如一外部测试装置或是自我测试装置而进行，接着冗余单元便被程序化。一冗余电路乃具有可程序化组件，例如以雷射 丝形式或是以可电程序化(electrically programmable)的丝形式存在的组件，其中该组件系被用来储存将被取代的单元地址。举例而言，这些可程序化组件系可在存储器生产制作的过程中透过一雷射光或是一”烧压(burningvoltage)”而程序化。在操作这类存储器的过程中，应被取代的不良常态单元系在一地址基础上透过在一存储器存取操作过程中的冗余单元来取代。在一存储器存取操作之前，先在一选定存储器区域内的冗余电路中进行一冗余评估。这种评估特别常藉下列方式进行系先把被选取的常态单元之地址应用在一地址总线，接着便将此被应用的地址与不良常态单元的地址做比较，其中该不良常态单元系被储存在每个冗余电路之中。假使有匹配，那么适当的冗余电路便激活有关连的冗长单元来替代不良常态单元。集成存储器通常在生产过程中受到许多功能测试的限制。这些功能测试乃包含可被用来识别不良存储单元或不良字符线或是不良位线的测试。功能测试也可在已被实际应用的存储器上进行，即使是在实那些在实际操作的过程中发现其存储器有缺点的存储器上。在这些情况下，执行错误分析以便可获得更多与物理关系(physicalrelationship)以及错误机率(failure probability)有关的知识乃是众人所期盼的。举例而言，一种改变错误行为存在的动机乃在于某些存储单元的”资料背景(data background)”将因存储器的不同而不同。尤其是不良存储单元可能恰位在冗余单元旁边。在这种情形下，影响位于冗余组件最邻近区内之存储单元的错误行为因子系为是否有一或是更多这些邻近的冗余单元将被使用，这也就是说必须先将常态单元的取代操作予以程序化(因此必须拓朴定义)。因为在生产过程中藉功能测试所获得的原有错误分析资料不再具有效果，所以这类在对现今已被应用的封闭式存储器芯片中进行分析而获得的信息便不再有用。适当的说，此将可对错误机制的拓朴敏感度进行分析，而包含将存储芯片封包打开的复杂制程乃是需要的。这类制程承担了芯片可能遭受破坏的风险并且是一种无法再进一步进行分析的结果。
技术实现思路
本专利技术系以提出一种具有上述型态的集成存储器为基，系可透过其而在一不需要对芯片进行制备及开启的功能测试中分析一错误机制的拓朴敏感度。本专利技术的另一目的在于提供一种(适于进行测试)对上述型态之存储器进行测试的方法。这些目的系可经由权利要求第1项所述之集成电路以及权利要求第7项所述之集成存储器测试方法而得达成。
技术实现思路
本专利技术所提之集成存储器除了具有存储单元的常态与冗余单元之外，还具有一储存用的存储单元，而在常态模式下，其更具有一地址，其中该地址系为一需被一冗余单元所取代的一常态单元的地址。此集成存储器也包含一比较单元，其系与在此存储器内的一地址总线相连并与该存储单元的一输出相连，透过该比较单元来对存在于该地址总线上的地址与储存在该存储单元内的地址进行比较，在已辨识出有匹配存在时便激活适当的冗余单元。本专利技术的集成存储器也具有一测试电路，其可透过一测试模块信号而激活并可用来把该存储单元重设成启始状态，且为了可在后续操作中对一冗余单元进行写入动作而先将该冗余单元的地址储存在存储单元之中。下列步骤系在一对应能分析错误机制的拓朴敏感度的测试方法中执行。首先，一测试模块系先透过利用已被测试电路重设成启始状态的存储单元来激活该测试模块信号而被激活。接着，一冗余单元的地址系被储存在该记单元之中且一识别码系被写入该冗余单元。然后，测试码便被禁能，而存储单元则被设定成使用”后镕丝(postfuse)”信息，那也就是说使用需要被取代之常态单元的地址。接着此存储单元阵列被透过应用常态单元的地址而被存取至地址总线，以致于该存储单元阵列系被读取。读取此存储单元乃包含一透过冗余单元以取代常态单元之应用地址的取代操作，其中该识别码系已预先被写入该冗余单元。于是，有可能为了上述目的而把在此过程中将被读取的该识别码与该被寻址的常态单元之地址联想在一起，其中该常态单元系已被具有该识别码的冗余单元所取代。这就代表着现在可以分析出哪一常态单元需要以哪一冗余单元来取代，也就是说哪一冗余单元是与哪一常态单元有关联。此将使得一种无须透过使用包含打开芯片封装等复杂制程而可对一错误机制的拓朴敏感度进行分析的目的得以实现。本专利技术之附属项权利要求乃进一步的描述了本专利技术之设计优点与进步性。本专利技术系透过参考所附附图而更详尽地说明于后，其中该附图内所绘内容系为本专利技术之一示范性实施例。附图说明第1图，系为本专利技术之集成存储器的一示范性实施例示意图。具体实施例方式第1图乃呈现出本专利技术之一集成存储器的示范性实施例，其中该集成存储器乃包含存储单元MC、冗余存储单元RMC，而在一存储单元阵列1之中则具有字符线WL、冗余字符线RWL以及位线BL。存储单元MC乃排列在位线BL与字符线WL的交叉点上，而冗余存储单元RMC则是排列在位线BL与冗余字符线RWL的交叉点上。为了利于读者了解，本图系被用来说明仅具有少数几个冗余字符线RWL的本专利技术实施例。在实际应用时，一集成存储器通常会具有很多冗余线路。本专利技术也同样可成功地应用在存储器的冗余位线或是冗余存储区块之中。本专利技术系与任何型态的集成存储器有关，其中伴随着存储单元的冗余可寻址单元系被用来取代该存储单元的常态寻址单元。本图所示之示范性实施例系为一动态随机存取存储器(DynamicRandom Access Memory，DRAM)，其中各个存储单元MC与冗余存储单元RMC乃分别具有一选取晶体管与一储存电容器。在此个案中，当在该选取晶体管内的一主要电流路径被排列在位于存储单元MC或冗余存储单元RMC内的储存电容器与一位线BL之间时，该选取晶体管的控制输出系与字符线RL或冗余字符线RWL之其一相连接。图中所示的存储器也具有一可程序化存储单元2，系用以储存需要被取代的字符线WL之地址。举例来说，该可程序化存储单元2系为一具有用以储存个别地址位的暂存组件之缓存器。途中所示之存储器也会有一非易失性(nonvolatile)存储单元4，其仅可被程序化一次且具有可被程序化的雷射镕丝，举例来说，可具有透过一激光束而在该存储器外部被程序化的雷射镕丝。该非易失性的存储单元4系被用来永久性地储存需要被取代的字符线WL之地址，并且具有为了能把储存在该非易失性存储单元4之内的地址传输至该可程序化存储单元2而与该可程序化存储单元2之一输入21相连接的输出41。图中所示的存储器还包含一比较单元3，其系与该存储器内的一地址总线本文档来自技高网...

【技术保护点】
一种集成存储器，－系在一存储单元阵列（１）中具有多存储单元（ＭＣ），其中该存储单元系经结合而形成多可个别寻址常态单元（ＷＬ）；－系具有该存储单元（ＭＣ）的多冗余单元（ＲＷＬ），用以在一地址基础上分别取代一常态单元（ＷＬ）；－系具有一存储单元（２），以便常态模式中储存一需要被一冗余单元（ＲＷＬ）所取代的常态单元（ＷＬ）的地址；－系具有一比较单元（３），为了可对存在于一地址总线（７）上的一地址（ＡＤＲ）与被储存在该存储单元（２）之中的一地址进行比较，并为了能在确定有匹配情况时可激活一冗余单元（ＲＷＬ），该比较单元（３）系与该存储器内的该地址总线（７）以及该存储单元（２）的一输出（２２）相连结；以及－系具有一测试电路（５），其可藉由一测试模块信号（ＴＭ）而激活，且被用来把该存储单元（２）重新设定成启始状态并为了能在后来对一冗余单元（ＲＷＬ）进行写入而先把该冗余单元的地址储存在该存储单元（２）之一中。

【技术特征摘要】
DE 2003-3-14 10311373.81.一种集成存储器，-系在一存储单元阵列(1)中具有多存储单元(MC)，其中该存储单元系经结合而形成多可个别寻址常态单元(WL)；-系具有该存储单元(MC)的多冗余单元(RWL)，用以在一地址基础上分别取代一常态单元(WL)；-系具有一存储单元(2)，以便常态模式中储存一需要被一冗余单元(RWL)所取代的常态单元(WL)的地址；-系具有一比较单元(3)，为了可对存在于一地址总线(7)上的一地址(ADR)与被储存在该存储单元(2)之中的一地址进行比较，并为了能在确定有匹配情况时可激活一冗余单元(RWL)，该比较单元(3)系与该存储器内的该地址总线(7)以及该存储单元(2)的一输出(22)相连结；以及-系具有一测试电路(5)，其可藉由一测试模块信号(TM)而激活，且被用来把该存储单元(2)重新设定成启始状态并为了能在后来对一冗余单元(RWL)进行写入而先把该冗余单元的地址储存在该存储单元(2)之一中。2.如权利要求1所述的集成存储器，其中-该存储单元(2)系为可程序化的；-该存储器具有一第二非易失性存储单元(4)，其被用来永久储存一地址并且具有至少一与该存储单元(2)之一对应输入(21)相连接的输出(41)以便把储存在该第二存储单元(4)内的一地址传输至该可程序化的存储单元(2)。3.如权利要求2所述的集成存储器，其中该第二非易失性存储单元(4)仅可被程序化一次。4.如权利要求2或3所述的集成存储器，其中该第二非易失性存储单元(4)乃具有雷射丝，其系可透过一激光束而自该存储器外...

【专利技术属性】
技术研发人员：A冯坎佩豪森，M普雷尔，J克里维，S施雷德，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[]