静态随机存取存储器的输出装置制造方法及图纸

本发明专利技术是提出静态随机存取存储器的输出装置主要包括一预充电电路、一充放电路径电路、一电压保持电路及一输出反相电路。预充电电路耦合至复数个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸耦合至该共同输出端及该预充点，当欲读取该复数个存储单元其中之一时，对该预充点进行预先充电至一高电位，传输闸的闸极连接至一高电位，当在进行预先充电时，使得该共同输出端的电位只能被充至（Ｖｄｄ－Ｖ↓［Ｔ］），使该共同输出端电位会更快被下拉至低电位，而提高存储单元的读取速度。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于静态随机存取存储器的
，尤指一种静态随机存取存储器的输出装置。
技术介绍
图1为一般双接口静态随机存取存储器与其输出装置的详细电路图，为方便叙明起见，仅显示静态随机存取存储器的复数个存储单元的其中二个存储单元100，其中，存储单元100是由复数个MOS晶体管所构成，存储单元100的输出处有一NMOS晶体管MR，晶体管MR的漏极连接至输出装置120的一端点E，其栅极连接至一控制信号RWL(Read Word Line)，以控制存储单元的资料是否输出至端点E。输出装置120是由PMOS晶体管101、103、105及107及NMOS晶体管102、104及106所构成。输出装置的工作时序图如图2所示，当欲读出存储单元100的资料时，必须先使输出装置120的端点E维持在高电压，即进行预先充电(Precharge)过程，所以于T1时段，先使预先充电信号PRE及RWL均为低电位，晶体管MR处于关闭状态，晶体管101为导通状态，使得晶体管101的源极所连接电压Vdd，来对端点E进行预先充电而维持在高电压。接着，在T2时段，预先充电信号PRE由低电压转成高电压，代表上述端点E本文档来自技高网...

【技术保护点】
一种静态随机存取存储器的输出装置，该静态随机存取存储器有复数个存储单元以供储存资料，其特征在于，该输出装置包括：一预充电电路，耦合至该复数个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸耦合至该共同输出端及该预充点，当欲读 取该复数个存储单元其中之一时，对该预充点进行预先充电至一高电位；一充放电路径电路，连接该预充点，并依据该预充点的电压，控制该充放电路径电路的输出端电压；一电压保持电路，连接该充放电路径电路的输出端与该预充点，并依据该充放电路 径电路的输出点电压，控制该电压保持电路的输出端电压；以及一输出反相电路，依据该放电路径控制电路的...

【技术特征摘要】
1.一种静态随机存取存储器的输出装置，该静态随机存取存储器有复数个存储单元以供储存资料，其特征在于，该输出装置包括一预充电电路，耦合至该复数个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸耦合至该共同输出端及该预充点，当欲读取该复数个存储单元其中之一时，对该预充点进行预先充电至一高电位；一充放电路径电路，连接该预充点，并依据该预充点的电压，控制该充放电路径电路的输出端电压；一电压保持电路，连接该充放电路径电路的输出端与该预充点，并依据该充放电路径电路的输出点电压，控制该电压保持电路的输出端电压；以及一输出反相电路，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。2.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，其中，该传输闸为一第一NMOS晶体管，是用以传输该共同输出端的逻辑位准至该预充点。3.如权利要求2所述的静态随机存取存储器的输出装置，其特征在于，其中，该第一NMOS晶体管的闸极连接至一高电位。4.如权利要求1所述的静态随机存取存...

【专利技术属性】
技术研发人员：黄超圣，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]