用于流水线存储器的有效读取/写入方法技术

用于有效向及自多态存储单元写入数据和读取数据的方法和设备。根据本发明专利技术的一个方面，一存储系统包含一第一存储元件、一数据源、一第一元件、一第二元件和一脉动时钟。该数据源可提供多个位供存储于该第一存储单元内，并且该第一元件自该数据源接收一第一个位，且也将该第一个位的时间记录在该第二元件内。然后，在该第一个位存储入该第一存储元件时，该第一元件实质上自该数据源接收包含多个位的第二个位。该脉动时钟能够存取该第一元件和该第二元件以使该第一个位和该第二个位形成流水线。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及大容量数字数据存储系统。更具体而言，本专利技术涉及用于减少与多态存储系统相关的内务操作的系统和方法。
技术介绍
由于诸如闪存存储系统等非易失性存储系统的实体尺寸紧凑且非易失性存储器具有可重复编程的能力，所以此类存储系统的使用正在迅速增加。闪存存储系统紧凑的实体尺寸方便了此类存储系统在日益流行的各种装置中的使用。使用此类存储系统的装置包括，但不仅限于，数字照相机、数字摄像机、数字音乐播放机、便携式个人计算机及全球定位装置。闪存存储系统内包含的可对非易失性存储器重复编程的能力使得闪存存储系统可使用和重复使用。流式传输进一存储系统的数据普遍均逐位写入存储单元，或更普遍地，写入存储元件并逐位自该存储元件读取。如所属领域的技术人员所了解的，写入操作通常是缓慢的，例如，需要花费相对长的时间去实施。有时，某些读取操作也甚为耗时。如所属领域的技术人员所了解，写入或自单元读取的位通常需要缓冲。当一连通存储器的数据母线的带宽实质上小于可写入、读取及在存储器内并行运行的位数时，一般会对位进行缓冲。对位进行缓冲也会缓解带宽和功率消耗问题。待缓冲的每个位一般都需要一主从寄存器位。通常，每一主从寄存器位需要配置多达约24个晶体管。图12所示为一已知的主从寄存器或主从触发器。一包含一重置功能的主从寄存器1200适用于缓冲一个位。对于一非易失性存储系统，例如，一包含多达约4000可同步运行的单元或存储元件的存储系统，每个单元内一般可存储1或2个位。如此，当要缓冲16,000个位的每一个位时，需要16,000个主从寄存器位，这通常又会需要大量的晶体管。配置大量支持主从寄存器位的晶体管会于一存储系统内占用非人们所期望的更多的实际空间，且因此更昂贵。为减少一存储装置内对位缓冲所需的晶体管数量，可配备单数据锁存器用作缓冲器以代替主从锁存器或主从寄存器位。可同步运行的各存储单元具有一个或更多关联缓冲器，其既适用于缓冲存储在存储单元内的数据也适用于缓冲自存储单元读取的数据。使用单数据锁存器而非主从锁存器可使得与缓冲能力相关的晶体管数量最多降低约50％。然而，当主从锁存器使用一相对简单的时钟方案来选择需存取的单独主从锁存器时，使用数据锁存器通常需要更复杂的寻址方案以存取单独数据锁存器。在某些情况下，此类寻址方案可能需要比支持主从锁存器或主从位更多的晶体管。由于一使用大量晶体管的寻址方案可能无效，因此有时需配备脉动时钟，以能够顺次存取数据锁存器。换言之，就一存储装置内与其它存储单元相关联的数据锁存器而言，可顺次存取与各存储单元相关联的单数据锁存器。图13a所示为一脉动时钟存取数据锁存器的实例。一系统1300包含锁存器1310和主从寄存器或主从触发器1314。锁存器1310为数据锁存器，其每一个均与一存储单元相关联且可通过锁存启用(LE)信号启用。具体而言，一LEA信号启用锁存器1310a，一作为触发器1314的一输出的LEB信号启用锁存器1310b，及一作为触发器1314b的一输出的LEC信号启用锁存器1310C。触发器1314通常由一公用时钟(CK)信号进行控制。一般而言，在任一给定时间仅置高一个LE信号，且通过触发器1314有效传播该置高的LE信号。该组置高的LE信号有效构成一脉动时钟。如图13b中一时序图所示，该图中具有一LEA信号1360a、一LEB信号1360b、及一LEC信号1360c，但在任一时间点仅置高一个LE信号1360，即置于一高值，以触发图13a中的锁存器1310。配置在一诸如图13a系统1300等系统内的脉动时钟需要一主从锁存器或一触发器来产生启用信号，以串行存取每一组锁存器。如此的话，由于使用脉动时钟且每个存储单元均使用一单一数据锁存器，整个存储装置所需晶体管的数量不会减少。因此，人们需要一种能够将位有效写入存储单元并有效读取而无需大量元件(诸如晶体管)的系统和方法。即，人们希望具有一种系统和方法能在有效实施写入和读取的同时减少与一多态存储单元中位写入及读取相关的内务操作。
技术实现思路
本专利技术涉及一种用于向/自存储单元有效写入数据并读取数据的系统和方法。根据本专利技术的一个方面，一存储系统包含一第一存储元件、一数据源、一第一元件、一第二元件及一脉动时钟。该数据源可提供多个位供存储在该第一存储元件内，而该第一元件自该数据源接收一第一个位，并且还将该第一个位的时间记录在该第二元件内。然后，在实质上将该第一个位存储入该第一存储元件的同时，该第一元件自该数据源接收多个位中的一第二个位。该脉动时钟使能够存取该第一元件和第二元件，以使该第一个位和第二个位形成流水线。在一实施例中，该脉动时钟实质上还允许同时存取该第一存储元件以及包含在多个存储元件内的至少一第二存储元件。在另一实施例中，该第一缓冲元件是一第一锁存器及该第二缓冲元件是一第二锁存器。使用多个诸如锁存器的缓冲元件使数据位以流水线方式写入或自一多态存储单元读出可使写入和读取操作相对更有效。如此，可减少多态存储器的内务操作费用。通过在将一个位自一第一锁存器写入该存储单元的同时将一个位加载入与一组存储单元相关联的一第二锁存器，可有效屏蔽与将该位加载入该第二锁存器相关联的时间。因此，整个写入过程可更加有效地进行。根据本专利技术的另一方面，一计算系统包括一可提供一第一个位和一第二个位的主机，及一与该主机连通的存储装置。该存储装置包括一可将该第一个位的时间记录在一第二缓冲元件内的第一存储元件。实质上在该第二缓冲元件将该第一个位存储入该第一存储元件的同时，该第一缓冲元件自该主机接收该第二个位。最后，该存储装置包括一使能够存取该第一缓冲元件和第二缓冲元件的脉动时钟。根据本专利技术的再一方面，一种方法可用于将多个位存储入一包括一存储元件、一第一缓冲元件及一第二缓冲元件的存储系统，该方法涉及接收多个位并将包含在多个位中的一第一个位提供至该第一缓冲元件。然后，启动一写入过程将该第一个位写入该存储元件，并且在启动将该第一个位写入该存储元件的写入过程后，将包含在多个位内的一第二个位提供至该第二缓冲元件。在将该第二个位提供至该第二缓冲元件后，即完成将该第一个位写入该存储元件的写入过程。在阅读以下详细说明并研究图纸中的各附图后，本专利技术的这些及其它优点即显而易见。附图说明通过结合所附图纸参阅以下说明，将会更好地了解本专利技术图1a是一根据本专利技术一实施例的整体主机系统的图示，，该主机系统包括一非易失性存储装置。图1b是一根据本专利技术一实施例的非易失性存储装置的图示，即图1a中的非易失性存储装置120。图2是一根据本专利技术一实施例的非易失性存储装置存储元件的图示，该存储元件可通过有效并行运行的锁存器接收待写入一存储元件的数据位。图3是一根据本专利技术一实施例的非易失性存储装置存储元件，即图2中的非易失性存储元件的图示，该存储元件能够通过有效并行运行的锁存器自该非易失性存储元件检索数据位。图4是一根据本专利技术一实施例的存储元件阵列的图示，该阵列具有2个写入锁存器和2个读取锁存器。图5是一根据本专利技术一实施例的锁存器时间线的图示，可通过使用一脉动时钟可在不同时间存取该等锁存器。图6a是一根据本专利技术一实施例的存储元件阵列和具有输入位的锁存器的图示。图6b是一根据本专利技术一实施例的存储元件阵列和具有输入位的锁存器的图示。图7本文档来自技高网...

【技术保护点】
一种存储系统，所述存储系统适用于存储数据，所述存储系统包括：多个存储元件，所述多个存储元件包括一第一存储元件；一数据源，所述数据源设置用于提供多个位，以存储于所述第一存储元件内；一第一元件，所述第一元件设置用于自所述 数据源接收一包括在所述多个位内的第一个位；一第二元件，所述第二元件设置用于自所述第一元件接收一第一个位，所述第二元件进一步设置用于将所述第一个位存储入所述第一存储元件；和一脉动时钟，所述脉动时钟设置用于启动对所述第一元件和所 述第二元件的存取。

【技术特征摘要】
US 2002-5-21 10/152,5361.一种存储系统，所述存储系统适用于存储数据，所述存储系统包括多个存储元件，所述多个存储元件包括一第一存储元件；一数据源，所述数据源设置用于提供多个位，以存储于所述第一存储元件内；一第一元件，所述第一元件设置用于自所述数据源接收一包括在所述多个位内的第一个位；一第二元件，所述第二元件设置用于自所述第一元件接收一第一个位，所述第二元件进一步设置用于将所述第一个位存储入所述第一存储元件；和一脉动时钟，所述脉动时钟设置用于启动对所述第一元件和所述第二元件的存取。2.如权利要求1所述的存储系统，其中所述脉动时钟进一步设置用于允许实质上同步存取所述第一存储元件和至少一包括在所述多个存储元件内的第二元件。3.如权利要求1所述的存储系统，其中所述第一元件是一第一锁存器且所述第二元件是一第二锁存器。4.如权利要求2所述的存储系统，其中所述第一元件设置用于实质上在所述第一个位存储入所述第一存储元件的同时自所述数据源接收一包括在所述多个位内的第二个位。5.如权利要求4所述的存储系统，其中所述第二元件设置用于实质上自所述第一元件接收所述第二个位，所述第二元件进一步设置用于在所述第一元件自所述数据源接收一包括在所述多个位内的第三个位的同时将所述第二个位存储入一包括在所述多个存储元件内的第二存储元件。6.如权利要求1所述的存储系统，其中所述第一元件设置用于在所述第一个位存储入所述第一存储元件后自所述数据源接收一包括在所述多个位内的第二个位。7.如权利要求1所述的存储系统，其中所述存储系统进一步包括一数据接收器，并且所述第一元件进一步设置用于自所述第一存储元件接收一第三个位并将所述第三个位提供至所述数据接收器。8.如权利要求7所述的存储系统，其中所述多个存储元件包括一第二存储元件，并且所述第二元件进一步设置用于实质上在将所述第三个位提供至所述数据接收器之后自所述第二存储元件接收一第四个位。9.如权利要求1所述的存储系统，其中所述存储系统是一非易失性存储系统。10.如权利要求9所述的存储系统，其中所述非易失性存储系统是一存储卡。11.如权利要求10所述的存储系统，其中所述存储卡是一PC卡、一紧凑闪存卡、一多媒体卡、一安全数字卡、一智能媒体卡和一内存条卡其中之一。12.如权利要求9所述的存储系统，其中所述第一存储元件是一非易失性存储元件。13.一种计算系统，其包括一主机，所述主机设置用于提供多个位，所述多个位包括一第一个位和一第二个位；及一存储装置，其中所述存储装置与所述主机保持通讯，所述存储装置包括一存储元件阵列，所述存储元件阵列包括至少一个存储元件，一第一缓冲元件，所述第一缓冲元件设置用于自所述主机接收所述第一个位，一第二缓冲元件，所述第二缓冲元件设置用于自所述第一缓冲元件接收所述第一个位，所述第二缓冲元件进一步设置用于将所述第一个位存储入所述阵列，及一脉动时钟，所述脉动时钟设置用于启动对所述第一缓冲元件和所述第二缓冲元件的存取。14.如权利要求13所述的计算系统，其中所述脉动时钟进一步设置用于允许实质上同时存取包括在所述阵列内的至少一个所述存储元件和至少一个第二存储元件。15.如权利要求13所述的计算系统，其中所述第一缓冲元件是一第一锁存器和所述第二缓冲元件是一第二锁存器。16.如权利要求13所述的计算系统，其中所述第一缓冲元件设置用于实质上在将所述第二个位存储入所述阵列的同时自所述主机接收一包括在所述多个位内的第三个位。17.如权利要求13所述的计算系统，其中所述第二缓冲元件进一步设置用于自所述阵列接收一第三个位并将所述第三个位提供至所述主机。18.如权利要求13所述的计算系统，其中所述第二缓冲元件进一步设置用于自阵列接收一第三个位并将所述第三个位提供至所述第一缓冲元件，其中所述第一缓冲元件设置用于提供所述第三个位至所述主机。19.如权利要求13所述的计算系统，其中所述存储装置是一非易失性存储系统且至少一个所述存储元件是一非易失性存储元件。20.如权利要求19所述的计算系统，其中所述存储装置是一PC卡、一紧凑闪存卡、一多媒体卡、一安全数字卡、一智能媒体卡和一内存条卡其中之一。21.如权利要求13所述的计算系统，其中所述主机系统设置用于捕获信息，所述信息包括所述多个位，所述信息可为静态图像信息、音频信息、视频信息和以无线方式捕获的信息其中之一。22.如权利要求21所述的计算系统，其中所述主机是一数字照相机、一摄像机、一蜂窝通讯装置、音频播放器和一视频播放器其中之一。23.如权利要求13所述的计算系统，其中所述存储装置相对于所述主机系统可拆卸。24.一种用于将多个位存储入一存储系统的方...

【专利技术属性】
技术研发人员：杰弗里S冈沃尔，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]