双端口静态随机存取存储器单元制造技术

本发明专利技术公开了一种双端口ＳＲＡＭ（静态随机存取存储器）单元，它能够同时读写，互不冲突，并且缩减了器件尺寸。为此，双端口ＳＲＡＭ单元包括：写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括３个晶体管，用于通过所述写入区存储来自外部的数据输入信号；以及读取区，包括两个晶体管，用于根据来自公共线的控制信号，读取所述数据存储区中存储的数据输入信号。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器的SRAM(静态随机存取存储器)电路单元，尤其涉及6晶体管双端口SRAM单元。
技术介绍
通常，SRAM的数据存储不像DRAM(动态随机存取存储器)那样需要额外的刷新，这是因为SRAM采用闭锁型单元。一般来说，由6个晶体管构成的单端口SRAM用作一个单元电路。此时，RAM内嵌式TFT LCD驱动器通常进行下列两大操作其一是向RAM区写入需要显示的数据的操作，其二是读取RAM中数据的操作。通过输出驱动器定时读取并输出RAM中的数据，以便在LCD面板上扫描。如果这种RAM内嵌式TFT LCD驱动器采用6晶体管单端口SDRAM单元，读取数据扫描时容易和写入操作相冲突。为了解决这个问题，通常采用双端口SRAM单元。图1是6晶体管单端口SRAM单元的电路图，图2是8晶体管双端口SRAM单元的电路图。请参照图1，存储单元100包括两个存取晶体管N02A和N02B，分别连接存储节点cellA和位线BL，以及存储节点cellB和位线BLX，其开关状态经由字线WL取决于一个信号，还包括四个晶体管P00、P01、N00以及N01，用于配置存储节点cellA和cellB之间的本文档来自技高网...

【技术保护点】
一种双端口静态随机存取存储器ＳＲＡＭ单元，包括：写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括３个晶体管，用于通过所述写入区存储来自外部的数据输入信号；以及读取区，包 括两个晶体管，用于根据来自公共线的控制信号，读取所述数据存储区中存储的数据输入信号。

【技术特征摘要】
KR 2004-3-31 10-2004-00221941.一种双端口静态随机存取存储器SRAM单元，包括写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括3个晶体管，用于通过所述写入区存储来自外部的数据输入信号；以及读取区，包括两个晶体管，用于根据来自公共线的控制信号，读取所述数据存储区中存储的数据输入信号。2.根据权利要求1所述的双端口SRAM单元，其特征在于，第一晶体管的栅极和字线相耦接，第一晶体管的一个端口和一根位线相连，另一端口和一个与所述数据存储区耦接的晶体管相耦接。3.根据权利要求2所述的双端口SRAM单元，其特征在于，所述数据存储区包括第二晶体管，其栅极与上述第一晶体管的另一端口上的第一节点相耦接，漏极和源极分别与第一供电电压以及第二节点相连；第三晶体管，其栅极和上述第二节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接；以及第四晶体管，其栅极和上述第一节点相连，漏极和源极分别与上述第一节点和第二供电电压相耦接。4.根据权利要求3所述的双端口SRAM单元，其特征在于，所述读取区包括第五晶体管，其栅极与上述第二节点相耦接，漏极和源极分别与第三节点以及第二供电电压相连；以及第六晶体管，其栅极和公共线C相连，漏极和源极分别耦接到承载数据的数据线D以及第三节点。5.根据权利要求4所述的双端口SRAM单元，其特征在于，第一、第三、第四、第五以及第六晶体管为NMOS晶体管，第二晶体管为PMOS晶体管。6.根据权利要求4所述的双端口SRAM单元，其特征在于，在信号输出前，所述数据线被上拉到逻辑高电压电平。7.一种双端口SRAM单元，包括写入区，具有一个晶体管，用于根据来自字线的控制信号，输入来自位线的数据输入信号；数据存储区，包括第二、第三和第四晶体管，其中第二晶体管和第一晶体管的输出端口相耦接，第三晶体管进行与第二晶体管相反的操作，第四晶体管进行与第三晶体管相反的操作，第一晶体管的输出端口、第二晶体管的输入端口、第三晶体管的栅极以及第四晶体管的栅极都和第一节点相耦接，第三晶体管的输入端口、第四晶体管的输出端口都和第二节点相耦接，所述第一节点的信号电平与第二节点的信号电平反相；以及读取区，包括第五晶体管和第六晶体管，其中其栅极和第二节点相耦接的第五晶体管进行下拉操作，其栅极受公共线操作的第六晶体管和第五晶体管相耦接形...

【专利技术属性】
技术研发人员：洪炳日，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]