具有电子印刷电路板和多个同类型半导体芯片的存储模块制造技术

设有电子印刷电路板和多个同类型半导体芯片的存储模块，其中，印刷电路板沿ｘ方向在两个相对的边缘之间延伸；至少各九个同类型半导体芯片彼此紧邻地装在印刷电路板中心和各边缘之间；同类型半导体芯片各具短边和长边；各第一组定向成短边平行于插接边的四个同类型半导体芯片分别布置在印刷电路板的各第二边缘处；第二组的五个同类型半导体芯片分别布置在第一组的半导体芯片和印刷电路板中心之间；第一组半导体芯片和第二组半导体芯片分别由两条分离的总线连接，所述两条分离的总线的印制导线向所有各组半导体芯片分支。能够实现所述存储模块上的所有存储器芯片的各总线内信号传输时间无显著差异的无干扰驱动。

【技术实现步骤摘要】

本专利技术涉及具有电子印刷电路板和安装在印刷电路板至少一个表面上的多个同类型半导体芯片的存储模块。
技术介绍
存储模块被用于同时启动多个半导体芯片，例如DRAM(动态随机存取存储器)被彼此并行地操作并且全部同时接收电信号。为了分配电信号，使用了电子印刷电路板，该印刷电路板具有芯片连接触点和插接边，所述插接边用来将印刷电路板连接至其上级电子装置(例如连接至母板)。插接边可以在印刷电路板的一个或两个表面上形成并且具有相应的、沿印刷电路板的第一边缘在第一方向上排列的多个连接触点。在印刷电路板内或其上的印制导线在插接边的触点和芯片连接触点以及另外的部件(如寄存器、PLL(锁相环路)等)之间延伸。通常，在当前的存储模块中的印制导线在多元电子印刷电路板内的多个平面上形成。印制导线可分别地在印刷电路板上的导线板内延伸，或者可在通过适当的导电接触孔填充物而相互连接的不同印制导线板上分段延伸。目前，存储模块的存储容量在日益增大，因为首先半导体芯片本身的存储容量在不断增大，其次印刷电路板上被安装越来越多的半导体芯片。而这时印刷电路板的面积却不得增加或最多有一点增加。许多存储模块具有电子印刷电路板，通常相对于插接边的中心镜像对称地且因此相对于存储模块的中心镜像对称地在电子印刷电路板上装配DRAM或相同类型的其他半导体存储器。作为实例，相同类型的九个半导体芯片可被彼此相邻地安装在存储模块的中心和沿着与插接边垂直的第二方向延伸的印刷电路板的各第二边缘之间。位于印刷电路板各半个表面上的其中八个半导体芯片用来存储实际的存储数据，而第九个半导体芯片用作ECC(纠错码)芯片，该芯片通过比较来自其余八个存储器芯片的信号以阻止存储错误或读出错误。作为实例，当相同类型的九个半导体芯片布置在印刷电路板各半个表面上时(例如，在所有情形下，在印刷电路板前表面的两半上)，问题是要找到一种存储器芯片的布置方式，可满足尽可能最均匀的信号传输时间以及尽可能最均等的印制导线长度的需求。除此之外就是设法在沿印制导线没有任何信号驱动器的情形下来满足要求，因为信号驱动器要占据印制导线上的额外空间。
技术实现思路
本专利技术的目的是提供这样的存储模块，该存储模块允许存储模块内所有半导体芯片被尽可能无干扰的驱动。具体地说，使得存储模块内所有半导体芯片能够尽可能几乎没有信号传输时间差异发生地被驱动，而信号传输时间差异会使得同时驱动多个半导体芯片变得困难或不得不附加驱动元件。最后，本专利技术的目的是提供存储模块，其中布置非正方形半导体芯片，使它们能以最简单的方式被驱动，不管在印刷电路板面积的不同区域内它们的几何形状和它们的布置如何。本专利技术通过具有电子印刷电路板和安装在印刷电路板至少一个表面上的多个同类型半导体芯片的存储模块来实现这个目的，-其中，印刷电路板具有插接边，所述插接边在至少一个表面的第一边缘处沿着第一方向延伸并具有沿着第一方向排列的多个电触点， -其中，印刷电路板沿着第一方向在两个相对的第二边缘之间延伸，-其中，至少九个同类型半导体芯片分别彼此相邻地安装在印刷电路板的中心和印刷电路板的各第二边缘之间的印刷电路板表面上，-其中，同类型半导体芯片分别具有短边和在与短边垂直的方向上的大于短边的长边，-其中，各第一组的四个同类型半导体芯片被定向成具有平行于插接边的短边，所述第一组的四个同类型半导体芯片布置在印刷电路板的各第二边缘处，以及-第二组的五个同类型半导体芯片分别布置在第一组半导体芯片和印刷电路板中心之间，以及-其中第一组半导体芯片和第二组半导体芯片由两条分离的总线驱动，它们的印制导线向各组的所有半导体芯片分支。本专利技术推荐具有矩形、非正方形半导体芯片的特定布置的存储模块，这些半导体芯片被适当地布置并通过印制导线连接，以使其可在没有显著的信号传输时间波动的情形下被驱动。本专利技术提供电子印刷电路板的至少一个表面，其上设置至少九个半导体芯片，所述至少九个半导体芯片布置在印刷电路板的边缘和印刷电路板中心之间。另外九个相同设计的半导体芯片可布置在相对印刷电路板中心的另一侧上，也就是说在印刷电路板的中心和印刷电路板的相对边缘之间的印刷电路板的同一表面上。这导致了属于相同设计且彼此相邻布置在印刷电路板的至少一侧表面的半导体芯片的十八个位置，相同设计的九个半导体芯片能够相对于相同设计的另外九个半导体芯片的位置镜面反转地设置。在这种情形下，对称轴可在两个相对边缘之间的中心，并且平行于两个相对边缘的中心延伸。于是，对称轴位于与两个相对边缘大约相同的距离处。因此有九个半导体芯片各被布置在至少一个表面的两半上(例如，在表面的平面图上，在两个相对边缘之间的中心的左侧和/或右侧)。按照本专利技术，这九个半导体芯片没有如在传统存储模块中那样布置由其线路向所有九个半导体芯片分支的单条总线所驱动。相反地，本专利技术规定了为九个半导体芯片而设的两条不同总线，其中一条总线与九个半导体芯片中的四个相接而另一条总线与九个半导体芯片中的五个相接。本专利技术还规定了被共用总线驱动的四个半导体芯片被布置在印刷电路板的一个边缘附近，而共同被另外的总线驱动的五个半导体芯片布置在印刷电路板的中心附近。本专利技术的半导体芯片和各条总线之间的这种分配为信号失真提供了补偿，这种信号失真是源自印刷电路板中心的总线的不同长度信号传输时间的结果，例如，与被布置在与总线的输入端相隔或远或近距离处的半导体芯片相接时的传输。例如，沿着各印刷电路板，由印制导线中的非电抗电阻产生并随印制导线长度增加而增加的电脉冲中的信号延迟和衰减的发生。本专利技术包含印刷电路板的各半个表面上的、共同被单条总线驱动的五个半导体芯片，所布置的五个半导体芯片比另外四个半导体芯片更邻近印刷电路板的中心，所述另外四个半导体芯片彼此之间被另外的总线驱动但是它们布置得更邻近印刷电路板的各个边缘，这样就在如下二者之间提供了补偿，即在作为更长的印制导线长度的结果而在一条总线中发生的信号变化和作为更多的连接半导体芯片的结果而在另一条总线中发生的信号变化之间提供了补偿。第一总线仅与四个半导体芯片相接，因此所述四个半导体芯片布置得更邻近印刷电路板的一个边缘(与印刷电路板的中心和插接边的中心相隔较大的距离)。相反地，第二总线与许多半导体芯片相接(即与五个半导体芯片而不是仅与四个相相接)，且因此具有较短的印制导线长度。这就获得了对两条总线上的信号失真的某种补偿。另外，避免了由于印制导线长度的增加引起的信号失真以及由于连接的半导体芯片数目的增加引起的信号失真在其中一条总线上的累积。作为实例，如果(第一组四个半导体芯片的)第一总线比(第二组五个半导体芯片的)第二总线长，这意味着对预计可能的信号失真上限的某种程度的补偿，因为由更长的线路构成的第一总线只处理仅仅四个半导体芯片的电容性负载(而不是如在第二总线那样的五个半导体芯片)。因此，本专利技术基于为驱动多个相同类型半导体芯片而分离的总线的概念，尽管印刷电路板每半个表面的半导体芯片数目不对称，但是对于所有各自被共同连接的半导体芯片来说所发生的信号失真结果可尽可能地小且一致。尤其是对于存储模块中电子印刷电路板沿其插接边(例如，规定为第一方向)的长度显著大于其彼此相对的边缘延伸的第二方向上的印刷电路板宽度的情况，通过布置和设计不同的多个总线进行的本专利技术的半导体芯本文档来自技高网...

【技术保护点】
一种存储模块（１０），含有电子印刷电路板（２０）和安装在所述印刷电路板（２０）的至少一个表面（２５）上的多个同类型半导体芯片（１、…、９、１′、…、９′），－其中，所述印刷电路板（２０）具有插接边（２３），所述插接边（２３）在所述至 少一个表面（２５）的第一边缘（２１）上沿第一方向（ｘ）延伸并具有多个电触点（２４），所述多个电触点（２４）沿所述第一方向（ｘ）排列，－其中，所述印刷电路板（２０）在两个第二边缘（２２；２２ａ、２２ｂ）之间沿所述第一方向（ｘ）延伸，　 　－其中，至少九个所述同类型半导体芯片（１、…、９、１′、…、９′）分别彼此相邻地安装在所述印刷电路板（２０）的中心（３０）和所述印刷电路板（２０）的所述各第二边缘（２２ａ、２２ｂ）之间的所述印刷电路板（２０）的所述至少一个表面（２５） 上，－其中，所述同类型半导体芯片分别具有短边（ａ）和在与所述短边（ａ）垂直的方向上的长边（ｂ），所述长边（ｂ）大于所述短边（ａ），－其中，各第一组（Ⅰ）的四个同类型半导体芯片（６、７、８、９、６′、７′、８′、９′）布置在所 述印刷电路板（２０）的各所述第二边缘（２２ａ、２２ｂ）处，它们被定向为其短边（ａ）与所述插接边（２３）平行，以及－第二组（Ⅱ）的五个同类型半导体芯片（１、…、５、１′、…、５′）分别布置在所述第一组（Ⅰ）的半导体芯片和所述印刷电路板 （２０）的中心（３０）之间，以及－其中，所述第一组（Ⅰ）的半导体芯片和所述第二组（Ⅱ）的半导体芯片分别由两条分离总线（Ｌ１、Ｌ２）连接，所述两条分离总线（Ｌ１、Ｌ２）的印制导线（１５）向全部各所述组（Ⅰ、Ⅱ）的半导体芯片分支。...

【技术特征摘要】
DE 2005-10-26 102005051497.91.一种存储模块(10)，含有电子印刷电路板(20)和安装在所述印刷电路板(20)的至少一个表面(25)上的多个同类型半导体芯片(1、...、9、1′、...、9′)，—其中，所述印刷电路板(20)具有插接边(23)，所述插接边(23)在所述至少一个表面(25)的第一边缘(21)上沿第一方向(x)延伸并具有多个电触点(24)，所述多个电触点(24)沿所述第一方向(x)排列，—其中，所述印刷电路板(20)在两个第二边缘(22；22a、22b)之间沿所述第一方向(x)延伸，—其中，至少九个所述同类型半导体芯片(1、...、9、1′、...、9′)分别彼此相邻地安装在所述印刷电路板(20)的中心(30)和所述印刷电路板(20)的所述各第二边缘(22a、22b)之间的所述印刷电路板(20)的所述至少一个表面(25)上，—其中，所述同类型半导体芯片分别具有短边(a)和在与所述短边(a)垂直的方向上的长边(b)，所述长边(b)大于所述短边(a)，—其中，各第一组(I)的四个同类型半导体芯片(6、7、8、9、6′、7′、8′、9′)布置在所述印刷电路板(20)的各所述第二边缘(22a、22b)处，它们被定向为其短边(a)与所述插接边(23)平行，以及—第二组(II)的五个同类型半导体芯片(1、...、5、1′、...、5′)分别布置在所述第一组(I)的半导体芯片和所述印刷电路板(20)的中心(30)之间，以及—其中，所述第一组(I)的半导体芯片和所述第二组(II)的半导体芯片分别由两条分离总线(L1、L2)连接，所述两条分离总线(L1、L2)的印制导线(15)向全部各所述组(I、II)的半导体芯片分支。2.如权利要求1所述的存储模块，其中，所述第一组(I)的半导体芯片(6、7、8、9)具有第一对(11)半导体芯片(6、7)和第二对(12)半导体芯片(8、9)，所述第一对(11)半导体芯片(6、7)布置得邻近所述插接边(23)，所述第二对(12)半导体芯片(8、9)布置在比所述第一对(11)中的半导体芯片(6、7)离所述插接边(23)远，其中各对(11、12)中的各一个半导体芯片(6、8)布置在所述印刷电路板(20)的所述第二边缘(22)处，并且在各对(11、12)中的各另一半导体芯片(7、9)布置在远离所述印刷电路板(20)的所述第二边缘(22)的距离处。3.如权利要求1或2所述的存储模块，其中，所述第一组(I)的半导体芯片的所述总线(L1)中的各印制导线(15)具有分支节点(16)，所述分支节点(16)设在所述第一对(11)和所述第二对(12)半导体芯片之间，从该分支节点各引出两个线路分支(17)，所述线路分支(17)分别与所述两对(11、12)半导体芯片的其中一对的两个半导体芯片(6、7；8、9)相接。4.如权利要求3所述的存储模块，其中，在相应的那对(11；12)中的一个半导体芯片的底面下，所述线路分支(17)分别被引向别处，然后终止于相应的那对(11；12)中各另一半导体芯片的底面区域。5.如权利要求3或4所述的存储模块，其中，所述第一组(I)半导体芯片(6、7、8、9)的所述总线(L1)具有至少一个第一印制导线(26)，沿所述第一方向(x)布置所述第一印制导线(26)的分支节点(16)，使其位于布置在所述印刷电路板(20)的所述第二边缘(22)处的所述两个半导体芯片(6、8)之间，并且所述第一印制导线(26)的线路分支(17a)终止于所述第一组(I)中另两个半导体芯片(7、9)的底面区域。6.如权利要求3至5中任一项所述的存储模块，其中，所述第一组(I)半导体芯片(6、7、8、9)的所述总线(L1)具有至少一个第二印制导线(27)，所述第二印制导线(27)的分支节点(16)沿所述第一方向(x)布置，使其位于所述第一组(I)中另两个半导体芯片(7、9)之间，并且所述第二印制导线(27)的线路分支(17b)终止于布置在所述第二边缘(22)处的所述半导体芯片(6、8)的底面区域。7.如权利要求6所述的存储模块，其中，所述第一组(I)半导体芯片(6、7、8、9)的所述总线(L1)具有至少一个第一印制导线(26)和至少一个第二印制导线(27)。8.如权利要求7所述的存储模块，其中，所述第一组(I)半导体芯片(6、7、8、9)的所述总线(L1)具有相同数量的第一印制导线(26)和第二印制导线(27)。9.如权利要求1至8中任一项所述的存储模块，其中，所述第二组(II)半导体芯片(1、2、3、4、5)具有第一半导体芯片(1)、第一对(13)半导体芯片(2、3)和第二对(14)半导体芯片(4、5)，其中所述第一半导体芯片(1)和所述第二对(14)中的两个半导体芯片(4、5)分别安装成具有与所述插接边(23)平行的长边(b)，并且所述第一对(13)中的所述半导体芯片(2、3)安装成具有与所述插接边(23)平行的短边(a)，其中与所述第一半导体芯片(1)和所述第二对(14)中的所述半导体芯片(4、5)相比，所述第一对(13)中的所述半导体芯片(2、3)布置在离所述插接边(23)更远处，且其中所述第一半导体芯片(1)布置在所述第一组(I)半导体芯片(6、7、8、9)和所述第二组(II)中的所述第二对(14)半导体芯片(4、5)之间。10.如权利要求9所述的存储模块，其中，在所述第一组(I)的第一对(11)中、所述第一组(I)的第二对(12)中以及所述第二组(II)的第一对(13)中的各两个半导体芯片分别安装成沿所述第一方向(x)彼此相隔，其中在所述第二组(II)半导体芯片中的所述第二对(14)的两个半导体芯片(4、5)安装成沿与所述第一方向(x)垂直的方向彼此相隔。11.如权利要求9或10所述的存储模块，其中所述第二组(II)的半导体芯片(1、2、3、4、5)的所述总线(L2)中的所述印制导线(15)具有在所述第二组(II)的所述第一半导体芯片(1)的底面区域的分支节点(16a、16b)，从所述分支节点各引出两个线路分支，其中一个线路分支与所述第一对(13)中的两个半导体芯片(2、3)相接，另一个线路分支与所述第二对(14)中的两个半导体芯片(4、5)相接。12.如权利要求1至11中任一项所述的存储模块，其中，所述第二组(II)半导体芯片(1、...、5)中的所述第一对(13)和所述第二对(14)半导体芯片分别具有第一半导体芯片和第二半导体芯片，其中与所述第一对(13)中的所述第二半导体芯片(3)相比，所述第一对(13)中的所述第一半导体芯片(2)布置在离所述存储模块(10)的中心(30)更远处，其中与所述第二对(14)中的所述第二半导体芯片(5)相比，所述第二对(14)中的所述第一半导体...

【专利技术属性】
技术研发人员：S拉胡拉姆，J舒斯特，S穆夫，A巴查，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]