【技术实现步骤摘要】
本专利技术一般地涉及一种高密度高可靠性存储器模块，其具有容错地址 和命令总线以用作将达到自主计算系统所必需的容错和自修复程度的主存 储器。
技术介绍
存储器模块为现有技术所公知，并已经且当前正在诸如计算机或其他 使用固态存储器的设备的实际应用中使用。一般地说，目前可用的主存储器提供范围为1. 6至2. 6 GB/s的带宽， 尽管某些存储器提供有限的数据路径纠错，但是多数存储器都未提供任何 针对存储器控制器与存储器子系统之间的接口的纠错方法。此外，用于服 务器产品和其他高端计算系统的存储器模块通常包括用于地址和命令输入 的重驱动逻辑，以及与存储器子系统关联的时钟再同步和重驱动电路，以 允许这些模块包含较高的存储器件数量并在存储器組件上的每个设备处确 保准确的时钟计时。尽管这些解决方案使系统具备达到特定带宽目标的能 力，但是由于添加的与每个存储器件关联的电路，存储器子系统中在数据 路径自身之外的故障的总体数量和类型实际上增加了。同时，由于这些计 算系统在商业中更广泛地应用，许多应用完全不能接受因存储器模块故障 导致的周期性意外系统停机。因此对改进的总体系统可靠性的强...
【技术保护点】
一种存储器模块，所述存储器模块包括： 矩形印刷电路板，所述电路板具有长度在１４９与１５３毫米之间的第一侧和第二侧以及宽度短于所述长度的第一和第二端； 在所述第一侧上的第一多个连接器位置，所述第一多个连接器位置沿着所述板的第一边延伸，所述第一边延伸所述板的所述长度； 在所述第二侧上的第二多个连接器位置，所述第二多个连接器位置在所述板的所述第一边上延伸； 一个或多个缓冲器件，所述缓冲器件与所述电路板通信以便访问安装在所述电路板的所述第一侧和第二侧上的多达四列的存储器件；以及 定位键，所述定位键的中心位于所述第一边上，距所述卡的所述第一端８２到８６毫...
【技术特征摘要】
US 2006-10-23 11/551,9131.一种存储器模块，所述存储器模块包括矩形印刷电路板，所述电路板具有长度在149与153毫米之间的第一侧和第二侧以及宽度短于所述长度的第一和第二端；在所述第一侧上的第一多个连接器位置，所述第一多个连接器位置沿着所述板的第一边延伸，所述第一边延伸所述板的所述长度；在所述第二侧上的第二多个连接器位置，所述第二多个连接器位置在所述板的所述第一边上延伸；一个或多个缓冲器件，所述缓冲器件与所述电路板通信以便访问安装在所述电路板的所述第一侧和第二侧上的多达四列的存储器件；以及定位键，所述定位键的中心位于所述第一边上，距所述卡的所述第一端82到86毫米并且距所述卡的所述第二端66到70毫米。2. 如权利要求l中所述的存储器模块，其中两个所述緩冲器件包括总 数为至少四个的芯片选择输入线以便在所述多达四列的存储器件之间进行 选择，所述两个緩沖器件包括用于访问所述四列存储器件的子集的第一緩 冲器件和用于访问所述四列存储器件的未由所述第 一緩冲器件访问的剩余 部分的第二緩冲器件。3. 如权利要求2中所述的存储器模块，其中所述存储器件的一半安装 在所述电路板的所述第一侧，并且所述存储器件的一半安装在所述电路板 的所述第二侧。4. 如权利要求2中所述的存储器模块，其中所述第一緩沖器件和所述 第二緩沖器件都包括可独立访问的具有一个或多个内部状态寄存器的状态 寄存器块以及用于将所述状态寄存器的内容传输到错误总线的内部集成电 路块。5. 如权利要求l中所述的存储器模块，还包括纠错码逻辑模块，所迷 纠错码逻辑模块安装到所迷电路板以便标识和纠正在所述存储器模块处接 收的一个或多个地址和命令数据输入中的错误。6. 如权利要求5中所述的存储器模块，还包括实时错误线，所述实时 餘溪线用于报告由所述纠错码逻辑模块标识的可纠正和不可纠正的错误。7. 如权利要求l中所述的存储器模块，其中将所述笫一侧上的选定触 点连接到所述第二侧上的选定触点，以便为发送到和接收自 一个或多个所 述存储器件、所述緩沖器件和EPROM的选定信号提供冗余触点。8. 如权利要求l中所述的存储器模块，其中每个所述...
【专利技术属性】
技术研发人员：BG黑兹尔泽特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。