一种大功率芯片级封装器件制造技术

本实用新型专利技术涉及半导体光电子领域，提供了一种大功率芯片级封装器件，该器件包括生长衬底、发光元件阵列、白墙胶以及荧光膜层；发光元件阵列设于生长衬底上，荧光膜层覆盖生长衬底的远离发光元件阵列侧；发光元件阵列包括若干个相互间隔设置的发光元件，所述发光元件包括电极对及设于电极对上的加厚电极对；白墙胶包裹于各个所述发光元件四周，并填充于所述发光元件的加厚电极对之间区域和/或所述发光元件的电极对之间区域。本实用新型专利技术提供的芯片级封装器件通过阵列排设若干个相互间隔设置的发光元件，避免了切割封装时易漏电情况发生，实现大功率输出；通过设置加厚电极对，解决了易漏蓝光问题，实现高亮度输出。实现高亮度输出。实现高亮度输出。

【技术实现步骤摘要】
一种大功率芯片级封装器件


[0001]本技术涉及半导体光电子
，更具体而言，涉及一种大功率芯片级封装器件。

技术介绍

[0002]倒装LED芯片的封装一般包括倒装LED芯片、白墙胶和支架，芯片电极与支架通过锡膏焊接或者共晶焊接完成封装。传统的封装结构中，芯片电极通常为2
‑
3μm，CSP封装后，白墙胶不能有效填充到芯片两电极间的间隔区域，当白墙胶不能有效填充到芯片两电极间的间隔区域时，芯片两电极间易漏蓝光，亮度受损；同时在锡膏焊接过程中，锡膏属于金属，具有朝着金属方向迁移的特性，锡膏会蔓延到白墙侧壁，渗透至外延层，导致漏电不良。现有技术中也有针对这方面异常做了电极加厚的改进，其是在支架的焊盘上先制作一层加厚焊盘，然后将未电极加厚的倒装LED芯片焊接在该加厚焊盘上，但是这种改进依然不能解决上述所列的技术问题。

技术实现思路

[0003]本技术提供一种大功率芯片级封装器件，以解决现有的倒装LED芯片的电极厚度薄，CSP封装后，白墙胶不能有效填充到芯片两电极间的间隔区域所造成的易漏蓝光问题、以及由于芯片电极厚度薄，锡膏焊接过程中，锡膏会蔓延到白墙侧壁，导致漏电不良问题。
[0004]为解决上述技术问题，本技术提供了以下技术方案：
[0005]本技术提供了一种大功率芯片级封装器件，包括生长衬底、发光元件阵列、白墙胶以及荧光膜层；所述发光元件阵列设于所述生长衬底上，所述荧光膜层覆盖所述生长衬底的远离发光元件阵列侧；所述发光元件阵列包括若干个相互间隔设置的发光元件，所述发光元件包括电极对及设于所述电极对上的加厚电极对；所述白墙胶包裹于各个所述发光元件四周，并填充于所述发光元件的加厚电极对之间区域和/或所述发光元件的电极对之间区域。
[0006]优选的，所述发光元件还包括外延层、电流扩展层和钝化层；所述外延层包括依次层叠的N型半导体层、有源层和P型半导体层，所述电流扩展层覆盖所述P型半导体层，所述钝化层覆盖所述电流扩展层以及所述外延层；所述加厚电极对和所述电极对之间还包括覆盖所述电极对端面的第一种子层和覆盖所述第一种子层及所述电极对侧面的第二种子层。
[0007]优选的，所述加厚电极对中任一个加厚电极均包括依次层叠的厚度为30～50um的铜层、厚度为3～5um的镍层以及厚度为的金层。
[0008]优选的，所述第一种子层为钛层，所述第一种子层的沉积厚度为
[0009]优选的，所述第二种子层为铜层，所述第二种子层的沉积厚度为
[0010]优选的，所述电极对中任一个电极均包括依次层叠的厚度为的铬层、
厚度为的铂层以及厚度为2～4μm的金锡层。
[0011]优选的，所述外延层上形成有沿所述P型半导体层边缘刻蚀开设延伸到所述N型半导体层的台阶，所述台阶暴露出所述N型半导体层。
[0012]优选的，所述电流扩展层为ITO层，所述电流扩展层的沉积厚度为
[0013]优选的，所述钝化层为二氧化硅、氮化硅、氧化铝中的任意一种，或者所述钝化层为依次叠层的二氧化硅/氮化硅、依次层叠的二氧化硅/氮化硅/氧化铝沉积镀膜，所述钝化层的沉积厚度为
[0014]优选的，所述发光元件为LED芯片或激光芯片。
[0015]与现有技术相比，本技术提供的大功率芯片级封装器件，包括生长衬底、发光元件阵列、白墙胶以及荧光膜层；其中，发光元件阵列设于生长衬底上，荧光膜层覆盖发光元件阵列的出光面。发光元件阵列包括若干个相互间隔设置的发光元件，通过将发光元件相互间隔设置，可以防止后期若进行产品切割时，发光元件活性层的材料直接暴露出来导致的漏电情况发生。发光元件包括电极对及设于该电极对上的加厚电极对，通过在电极对上设置加厚电极对，使得在进行CSP封装时，白墙胶能够有效填充到电极对和/或加厚电极对之间的间隔区域内，并且白墙胶还包裹于各个发光元件四周，白墙胶具有反射作用，因此可以解决两电极间易漏蓝光导致的亮度受损问题，提升整个器件的发光亮度。另外，在锡膏焊接过程中，由于电极厚度增加，锡膏与外延层之间的距离延长，即使锡膏具有朝着金属方向迁移的特性，也能够避免锡膏通过蔓延到白墙侧壁渗透至外延层的过程，从而避免了锡膏与外延层接触导致的漏电不良问题。
附图说明
[0016]图1是本技术实施例大功率芯片级封装器件的仰视结构示意图；
[0017]图2是图1所示结构沿A
‑
A方向的剖视结构示意图；
[0018]图3是图1所示结构中未填充白墙胶的结构示意图；
[0019]图4是本技术实施例大功率芯片级封装器件中单个发光元件的结构示意图；
[0020]图5是图4所示单个发光元件中加厚电极对的结构示意图；
[0021]图6是现有技术提供的一种大功率芯片级封装器件的结构示意图；
[0022]图中：100、大功率芯片级封装器件；10、生长衬底；20、发光元件；21、电极对；22、加厚电极对；221、铜层；222、镍层；223、金层；23、外延层；231、N型半导体层；232、有源层；233、P型半导体层；24、电流扩展层；25、钝化层；26、第一种子层；27、第二种子层；30、白墙胶；40、荧光膜层；
具体实施方式
[0023]为了使本技术的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本技术作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0024]参阅图1
‑
4所示，本技术实施例提供了一种大功率芯片级封装器件100，包括生长衬底10、发光元件阵列、白墙胶30以及荧光膜层40。其中，发光元件阵列设于生长衬底
10上，荧光膜层40覆盖生长衬底10的远离发光元件阵列侧。进一步的，发光元件阵列包括若干个相互间隔设置的发光元件20，每个所述发光元件20包括电极对21及设于该电极对21上的加厚电极对22。白墙胶30包裹于各个所述发光元件20的四周，并填充于各个所述发光元件20的加厚电极对22之间区域和/或各个所述发光元件20的电极对21之间区域。
[0025]现有技术中，参阅图6所示的一种大功率芯片级封装器件，后期进行产品切割时，如按照图6中所示的m线进行切割，即会连同发光元件的活性层一起切割，产品切割后发光元件侧边直接露出外延层活性材料，封装过程中容易产生漏电情况。而，在本实施例中，通过将发光元件20相互间隔设置，后期若进行产品切割时，只需要切割相邻发光元件20之间的生长衬底10即可，因此可以防止发光元件20活性层的材料直接暴露出来导致的漏电情况发生。另外，通过在电极对21上设置加厚电极对22，使得在进行CSP封装时，白墙胶30能够有效填充到电极对21和/或加厚电极对22之间的间隔区域内，白墙胶30具有反射作用，因此可以解决两电极间易漏蓝光导致的亮度受损问题，提升整个器件的发光亮度。另外，在锡膏焊接过程中，由于电极厚度增加，锡膏与外延层之间的距离延长，即使锡膏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种大功率芯片级封装器件，其特征在于，包括生长衬底、发光元件阵列、白墙胶以及荧光膜层；所述发光元件阵列设于所述生长衬底上，所述荧光膜层覆盖所述生长衬底的远离发光元件阵列侧；所述发光元件阵列包括若干个相互间隔设置的发光元件，所述发光元件包括电极对及设于所述电极对上的加厚电极对；所述白墙胶包裹于各个所述发光元件四周，并填充于所述发光元件的加厚电极对之间区域和/或所述发光元件的电极对之间区域。2.如权利要求1所述的大功率芯片级封装器件，其特征在于，所述发光元件还包括外延层、电流扩展层和钝化层；所述外延层包括依次层叠的N型半导体层、有源层和P型半导体层，所述电流扩展层覆盖所述P型半导体层，所述钝化层覆盖所述电流扩展层以及所述外延层；所述加厚电极对和所述电极对之间还包括覆盖所述电极对端面的第一种子层和覆盖所述第一种子层及所述电极对侧面的第二种子层。3.如权利要求2所述的大功率芯片级封装器件，其特征在于，所述加厚电极对中任一个加厚电极均包括依次层叠的厚度为30～50um的铜层、厚度为3～5um的镍层以及厚度为的金层。4.如权利要求2所述的...

【专利技术属性】
技术研发人员：徐晓丽，孙雷蒙，杨丹，
申请(专利权)人：华引芯武汉科技有限公司，
类型：新型
国别省市：