半导体存储装置制造方法及图纸

实施方式的半导体存储装置具备：多个第1导电层，积层在衬底上；多个第2导电层，分别积层在第1导电层之间；导柱，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，并在多个第1导电层及多个第2导电层的交叉部形成多个存储器单元；第1接点插塞，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，与多个第1导电层连接；及第2接点插塞，在配置着多个第1导电层及多个第2导电层的区域中沿多个第1导电层及多个第2导电层的积层方向延伸，与多个第2导电层连接。第2导电层连接。第2导电层连接。

【技术实现步骤摘要】
【国外来华专利技术】半导体存储装置


[0001]本专利技术的实施方式涉及一种半导体存储装置。

技术介绍

[0002]近年来，进行半导体存储装置的细微化，提案有一种具有积层构造的存储器单元的3维非易失性存储器。在3维非易失性存储器中，有为了引出沿高度方向配置的存储器单元各层的字线而采用阶梯状的构造的情况。
[0003][先前技术文献][0004][专利文献][0005]专利文献1：美国专利第10,141,372号说明书

技术实现思路

[0006][专利技术所要解决的问题][0007]一实施方式的目的在于提供一种能够使多条字线连接在1个接点上并引出字线的半导体存储装置。
[0008][解决问题的技术手段][0009]实施方式的半导体存储装置具备：多个第1导电层，积层在衬底上；多个第2导电层，分别积层在所述第1导电层之间；导柱，在配置着所述多个第1导电层及所述多个第2导电层的区域中沿所述多个第1导电层及所述多个第2导电层的积层方向延伸，并在所述多个第1导电层及所述多个第2导电层的交叉部形成多个存储器单元；第1接点插塞，在配置着所述多个第1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储装置，其具备：多个第1导电层，积层在衬底上；多个第2导电层，分别积层在所述第1导电层之间；导柱，在配置着所述多个第1导电层及所述多个第2导电层的区域中沿所述多个第1导电层及所述多个第2导电层的积层方向延伸，并在所述多个第1导电层及所述多个第2导电层的交叉部形成多个存储器单元；第1接点插塞，在配置着所述多个第1导电层及所述多个第2导电层的区域中沿所述多个第1导电层及所述多个第2导电层的积层方向延伸，与所述多个第1导电层连接；及第2接点插塞，在配置着所述多个第1导电层及所述多个第2导电层的区域中沿所述多个第1导电层及所述多个第2导电层的积层方向延伸，与所述多个第2导电层连接。2.根据权利要求1所述的半导体存储装置，其中所述多个第1导电层是从所述衬底侧数起第(3n+1)个(n为0以上的整数)导电层；所述多个第2导电层是从所述衬底侧数起第(...

【专利技术属性】
技术研发人员：中塚圭祐，吉水康人，佐贯朋也，荒井史隆，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：