半导体存储装置及半导体存储装置的制造方法制造方法及图纸

实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置具备积层体，该积层体是多个导电层介隔绝缘层而积层，且具有配置着多个存储单元的存储器部、及多个导电层的端部成为阶梯状的阶梯部，阶梯部具有向与朝着存储器部的方向相反方向升阶的3个以上第1子阶梯部，3个以上第1子阶梯部中的至少1个第1子阶梯部利用比第1子阶梯部各阶的阶差大的阶差，至少分割为上层阶梯与下层阶梯。下层阶梯。下层阶梯。

【技术实现步骤摘要】
半导体存储装置及半导体存储装置的制造方法
[0001]相关申请
[0002]本申请享有2019年8月30日申请的日本专利申请号2019-158388的优先权的利益，该日本专利申请的所有内容被引用在本申请中。


[0003]本专利技术的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。

技术介绍

[0004]在三维非易失性存储器中，为了将所积层的多个导电层拉出，设置着导电层的端部成为阶梯状的阶梯部。理想的是降低阶梯部的阶梯长度。

技术实现思路

[0005]本专利技术的实施方式提供一种可降低阶梯部的阶梯长度的半导体存储装置及半导体存储装置的制造方法。
[0006]实施方式的半导体存储装置具备积层体，该积层体是多个导电层介隔绝缘层而积层，且具有配置着多个存储单元的存储器部、及所述多个导电层的端部成为阶梯状的阶梯部，所述阶梯部具有向与朝着所述存储器部的方向相反方向升阶的3个以上第1子阶梯部，所述3个以上第1子阶梯部中的至少1个第1子阶梯部利用比所述第1子阶梯部各阶的阶差大的阶差，至少分割为上层阶梯与下层阶梯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备积层体，该积层体是多个导电层介隔绝缘层而积层，且具有配置着多个存储单元的存储器部、及所述多个导电层的端部成为阶梯状的阶梯部，所述阶梯部具有向与朝着所述存储器部的方向相反方向升阶的3个以上第1子阶梯部，所述3个以上第1子阶梯部中的至少1个第1子阶梯部利用比所述第1子阶梯部各阶的阶差大的阶差，至少分割为上层阶梯与下层阶梯。2.根据权利要求1所述的半导体存储装置，其中所述第1子阶梯部的各阶具有相互相同数量的所述导电层，分割所述第1子阶梯部的所述阶差相比所述第1子阶梯部的各阶具有更多所述导电层。3.根据权利要求1所述的半导体存储装置，其中在所述3个以上第1子阶梯部之间，各配置1个向朝着所述存储器部的方向升阶的第2子阶梯部。4.根据权利要求3所述的半导体存储装置，其中所述第2子阶梯部属于各不相同的阶层。5.根据权利要求3所述的半导体存储装置，其中在所述第2子阶梯部，配置与构成所述第2子阶梯部的所述导电层连接的接点。6.根据权利要求3所述的半导体存储装置，其中构成所述第2子阶梯部的所述导电层与所述存储单元连接。7.根据权利要求1所述的半导体存储装置，其中构成所述3个以上第1子阶梯部的所述导电层不与所述存储单元连接。8.根据权利要求1所述的半导体存储装置，其中由所述阶差分割的所述第1子阶梯部的所述下层阶梯属于与其它所述第1子阶梯部不同的阶层。9.根据权利要求1所述的半导体存储装置，其中所述阶梯部具有5个以上所述第1子阶梯部，所述5个以上第1子阶梯部中的至少2个第1子阶梯部由分割所述第1子阶梯部的所述阶差至少分割成2个部分。10.根据权利要求1所述的半导体存储装置，其中所述阶梯部具有5个以上所述第1子阶梯部，所述5个以上第1子阶梯部中的至少1个第1子阶梯部具有2个以上分割所述第1子阶梯部的所述阶差，且至少被分割成3个部分。11.一种半导体存储装置，具备积层体，该积层体是多个导电层介隔绝缘层积层而成，且具有配置着多个存储单元的存储器部、及所述多个导电层的端部成为阶梯状的阶梯部，所述阶梯部具备：第1阶梯部，向朝着所述存储器部的第1方向升阶；以及第2阶梯部，与所述第1阶...

【专利技术属性】
技术研发人员：松本壮太，西村貴仁，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：