一种低空洞率的倒装LED芯片制造技术

本实用新型专利技术公开了一种低空洞率的倒装LED芯片，所述倒装LED芯片包括衬底、设于衬底上的发光结构、设于发光结构上的电极，还包括设于电极上的焊接层、以及设于焊接层上的点测接触层；所述焊接层为叠层结构，包括多层Sn/Au叠层；或者，所述焊接层为叠层结构，包括多层Sn/AuSn叠层；或者，所述焊接层为叠层结构，包括多层AuSn层。本实用新型专利技术的倒装LED芯片，空洞率低，良率高。良率高。良率高。

【技术实现步骤摘要】
一种低空洞率的倒装LED芯片


[0001]本技术涉及发光二极管
，尤其涉及一种低空洞率的倒装LED芯片。

技术介绍

[0002]倒装LED芯片凭借其具有良好的散热性能、电流分布均匀、高可靠性、高光效等突出特点，被广泛地应用于车用照明、家用照明、背光显示等领域。
[0003]倒装LED芯片在封装应用时普遍使用AuSn共晶焊接技术，无需打线固晶，大大降低了封装时间与成本；但是其对共晶焊接工艺要求较高，对封装基板的选择、平整度、制作工艺的要求也很高，同时也对AuSn共晶焊接的焊料层金属制备工艺提出了更高的要求。
[0004]此外，倒装LED芯片使用AuSn共晶焊接技术焊接在封装基板上，会产生较高的空洞率(不良率)，空洞率是指芯片焊盘电极金属与封装基板之间的焊接粘附效果，通过X
‑
Ray扫描焊接粘附区域，若全部显示黑色，则焊接粘附效果好，空洞率小，良率高；若焊接粘附区域的局部区域表现为白色(如图1所示)，则对应产生空洞情况，白色的区域越多，空洞率越高，良率越低；其中，空洞率等于白色区域与焊接粘附总区域的比例。
[0005]其中，空洞率不仅受芯片焊盘电极金属及其工艺的影响，也受封装工艺的影响。一般各封装厂家对芯片的空洞率控制在15％以下，视为合格。

技术实现思路

[0006]本技术所要解决的技术问题在于，提供一种低空洞率的倒装LED芯片，其空洞率低，良率高。
[0007]为了解决上述技术问题，本技术提供了一种低空洞率的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上的电极，还包括设于电极上的焊接层、以及设于焊接层上的点测接触层；所述焊接层为叠层结构，包括多层Sn/Au叠层；或者，所述焊接层为叠层结构，包括多层Sn/AuSn叠层；或者，所述焊接层为叠层结构，包括多层AuSn层。
[0008]作为上述方案的改进，Sn/Au叠层中Sn的厚度为0.2～0.4μm，Au的厚度为1～1.5μm。
[0009]作为上述方案的改进，Sn/AuSn叠层中Sn的厚度为0.15～0.35μm，AuSn的厚度为1.05～1.55μm。
[0010]作为上述方案的改进，所述焊接层包括3～10层AuSn层。
[0011]作为上述方案的改进，所述焊接层包括3层AuSn层，其中，第一层为Au
0.75
Sn
0.25
，第二层为Au
0.8
Sn
0.2
，第三层为Au
0.85
Sn
0.15
，第一层Au
0.75
Sn
0.25
设置在电极上，第二层Au
0.8
Sn
0.2
设置在第一层Au
0.75
Sn
0.25
上，第三层Au
0.85
Sn
0.15
设置在第二层Au
0.8
Sn
0.2
上。
[0012]作为上述方案的改进，所述点测接触层的材料选自金或铂，其厚度为30～70nm。
[0013]作为上述方案的改进，所述发光结构包括设于衬底上的外延层、设于外延层上的透明导电层、设于透明导电层上的反射层、以及设于反射层和外延层上的保护层，其中，所述外延层包括设于衬底上的第一半导体层、设于第一半导体层上的有源层、以及设于有源
层上的第二半导体层。
[0014]作为上述方案的改进，所述反射层包括Ag层和Ag保护层，所述Ag保护层覆盖在Ag层上。
[0015]作为上述方案的改进，所述Ag保护层的材料选自Ti、W、Al、Ni、Pt中的一种金属。
[0016]作为上述方案的改进，所述电极包括第一电极和第二电极，所述第一电极贯穿保护层并设置在第一半导体层上，所述第二电极贯穿保护层和反射层并设置在透明导电层上；
[0017]其中，所述第一电极和第二电极为等大电极，且高度在同一水平面上。
[0018]实施本技术，具有如下有益效果：
[0019]本技术的焊接层将金与纯锡层复合形成Sn/Au叠层，通过Au、Sn复合来消除焊接层的应力，提升焊接层金属和基板之间的润湿性能，从而降低焊接层和基板之间的封装空洞率。
[0020]本技术的焊接层将金锡合金与纯锡层复合形成Sn/AuSn叠层，通过不Au、Sn复合来消除焊接层的应力，提升焊接层金属和基板之间的润湿性能，从而降低焊接层和基板之间的封装空洞率。
[0021]本技术的焊接层将不同比例的金锡合金层复合形成AuSn叠层，通过不同比例的Au、Sn复合来消除焊接层的应力，提升焊接层金属和基板之间的润湿性能，从而降低焊接层和基板之间的封装空洞率。
[0022]本技术Au
‑
Sn共晶焊的优点包括：(1)降低热阻，锡(Sn)和金(Au)材料都是金属材料，导热好；(2)提供光效，LED发光效率和热阻成反比；(3)提高效率，LED共晶一次固晶成型；(4)粘结强度大于银胶固晶，大幅减少掉晶现象。
[0023]本技术在焊接层形成一层点测接触层，可通过点测接触层来确保倒装LED芯片测试稳定性和焊料层的可靠性，进一步降低空洞产生的几率。
[0024]本技术采用电子束蒸镀工艺形成单质Sn层和单质Au层，形成的共晶焊化。
附图说明
[0025]图1是现有倒装LED芯片与基板焊接粘附区域的X
‑
Ray扫描图；
[0026]图2是本技术优选方案1倒装LED芯片的结构示意图；
[0027]图3是本技术优选方案1倒装LED芯片与基板焊接粘附区域的X
‑
Ray扫描图；
[0028]图4是本技术优选方案2倒装LED芯片的结构示意图；
[0029]图5是本技术优选方案2倒装LED芯片与基板焊接粘附区域的X
‑
Ray扫描图；
[0030]图6是本技术优选方案3倒装LED芯片的结构示意图；
[0031]图7是本技术优选方案3倒装LED芯片与基板焊接粘附区域的X
‑
Ray扫描图。
具体实施方式
[0032]为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。
[0033]参见图2，作为本技术的优选方案1，本技术提供的一种低空洞率的倒装LED芯片，包括衬底10、设于衬底10上的发光结构20、设于发光结构20上的电极30、设于电极
30上的焊接层40、以及设于焊接层40上的点测接触层50，所述焊接层40为叠层结构，包括多层Sn/Au叠层。
[0034]本技术的焊接层40将金与纯锡层复合形成Sn/Au叠层，通过不同比例的Au、Sn复合来消除焊接层的应力，提升焊接层金属和基板之间的润湿性能，从而降低焊接层和基板之间的封装空洞率本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低空洞率的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上的电极，其特征在于，还包括设于电极上的焊接层、以及设于焊接层上的点测接触层；所述焊接层为叠层结构，包括多层Sn/Au叠层；或者，所述焊接层为叠层结构，包括多层Sn/AuSn叠层；或者，所述焊接层为叠层结构，包括多层AuSn层。2.如权利要求1所述的低空洞率的倒装LED芯片，其特征在于，Sn/Au叠层中Sn的厚度为0.2～0.4μm，Au的厚度为1～1.5μm。3.如权利要求1所述的低空洞率的倒装LED芯片，其特征在于，Sn/AuSn叠层中Sn的厚度为0.15～0.35μm，AuSn的厚度为1.05～1.55μm。4.如权利要求1所述的低空洞率的倒装LED芯片，其特征在于，所述焊接层包括3～10层AuSn层。5.如权利要求4所述的低空洞率的倒装LED芯片，其特征在于，所述焊接层包括3层AuSn层，其中，第一层为Au
0.75
Sn
0.25
，第二层为Au
0.8
Sn
0.2
，第三层为Au
0.85
Sn
0.15
，第一层Au
0.75
Sn
0.25
设置在电极上，第二层Au
0.8
Sn
...

【专利技术属性】
技术研发人员：范凯平，旷明胜，徐亮，仇美懿，何俊聪，
申请(专利权)人：佛山市国星半导体技术有限公司，
类型：新型
国别省市：