栅极驱动单元及具有该栅极驱动单元的显示装置制造方法及图纸

一种栅极驱动器包括多级。每级具有电路部分和布线部分。布线部分将第一时钟信号和第二时钟信号输送到电路部分。此外，布线部分包括接收第一时钟信号、第二时钟信号的第一时钟线、第二时钟线，第一连接线将第一时钟线与第一隔级电连接，第二连接线将第二时钟线与奇数级电连接。此外，布线部分包括将第一连接线与第二隔级电连接的第三连接线，以及将第二连接线与偶数级电连接的第四连接线。这种构造可防止栅极驱动器错误地操作并可减少栅极驱动器的功耗。

Grid driving unit and display device having the same

A gate driver includes a plurality of stages. Each stage has a circuit portion and a wiring portion. The wiring section delivers a first clock signal and a second clock signal to the circuit portion. In addition, the wiring portion includes receiving a first clock signal, the second clock signal of the first clock line, second clock line, the first line will be the first clock line is connected with the first electric connecting line second across the stage, the second stage is electrically connected with an odd number of clock line. In addition, the wiring part comprises a third connecting wire which is electrically connected with the first connecting wire and the second isolating layer, and a fourth connecting wire which is electrically connected with the second connecting wire. This structure prevents the gate driver from operating incorrectly and reduces the power consumption of the gate drive.

【技术实现步骤摘要】

本专利技术涉及一种栅极驱动单元及具有该栅极驱动单元的显示装置，更具体地讲，涉及一种减少了接触电极数量的栅极驱动单元，及具有该栅极驱动单元的显示装置，从而防止了显示装置的故障。
技术介绍
通常，显示装置包括显示面板、输出用于驱动该显示面板的栅极信号的栅极驱动器、将数据信号输出到该显示面板的数据驱动器。栅极驱动器和数据驱动器为集成电路，例如，被附于显示面板。然而，最新的趋势为栅极驱动器形成在显示面板上，用于在将栅极驱动器附于显示面板的同时减少显示装置的故障。图1是形成在显示面板上的传统栅极驱动器的布局图。如图1中所示，栅极驱动器10包括输送来自外部装置(未示出)的控制信号的布线部分LS和响应布线部分LS的控制信号来输出栅极输出信号的电路部分CS。电路部分CS具有移位寄存器，所述移位寄存器包括接连地并相互连接的多级。布线部分LS包括垂直同步起始信号线STVL、时钟线CKVL、c1ock-bar线CKVBL、关断电压线VoffL。布线部分LS还包括用于将垂直同步起始信号线STVL、时钟线CKVL、clock-bar线CKVBL、关断电压线VoffL连接到电路部分CS的连接线CL。这种结构导致了在连接线CL分别与垂直同步起始信号线STVL、时钟线CKVL、clock-bar线CKVBL、关断电压线VoffL之间的寄生电容，从而增加了显示装置的功耗。换而言之，功耗P满足P＝f×Cp×ΔV2，(这里，f是频率，Cp是寄生电容，ΔV2是所施加的电压的幅度)。寄生电容Cp与功耗成比例，因此当寄生电容增加时功耗增大。通常，分别由时钟线CKVL和clock-bar线CKVBL提供的每个时钟信号和clock-bar信号的ΔV的幅度为大约30V。因此，将时钟线CKVL和clock-bar线CKVBL电连接到电路部分CS的连接线CL同样增加功耗P。其间，由于连接线CL形成在与垂直同步起始信号线STVL、时钟线CKVL、clock-bar线CKVBL、关断电压线VoffL不同的层上，所以每条连接线CL通过多接触电极CE1、CE2、CE3、CE4、CE5、CE6、CE7、CE8、CE9、CE10、CE11、CE12连接到垂直同步起始信号线STVL、时钟线CKVL、clock-bar线CKVBL、关断电压线VoffL。这导致在接触电极CE1至CE12上腐蚀栅极驱动器10，从而引起栅极驱动器10的故障。
技术实现思路
本专利技术提供了一种能够预防由在接触电极上的腐蚀而导致故障的栅极驱动单元和具有该栅极驱动单元的显示装置。在一个实施例中，提供了一种驱动单元，其包括电路部分，包括根据第一时钟和第二时钟的至少一个来产生输出信号的多个级；布线部分，将控制信号输送到电路部分并包括第一时钟线和第二时钟线、第一连接线、第二连接线、第三连接线和第四连接线，第一时钟线和第二时钟线分别输送第一时钟和第二时钟，第一连接线将第一时钟线与第一每级连接，第二连接线将第二时钟线与不同于第一隔级的第二隔级连接，第三连接线将第一连接线与多个级连接，第四连接线将第二连接线与多个级连接。在另一个实施例中，提供了一种显示装置，包括显示面板，响应栅极信号和数据信号来显示图像；数据驱动部分，将数据信号提供给显示面板；栅极驱动部分，将栅极信号提供给显示面板。所述栅极驱动部分包括电路部分，包括根据第一时钟和第二时钟的至少一个来产生输出信号的多个级；布线部分，将控制信号输送到电路部分并包括第一时钟线和第二时钟线、第一连接线、第二连接线、第三连接线和第四连接线，第一时钟线和第二时钟线分别输送第一时钟和第二时钟，第一连接线将第一时钟线与第一隔级连接，第二连接线将第二时钟线与不同于第一隔级的第二隔级连接，第三连接线将第一连接线与多个级连接，第四连接线将第二连接线与多个级连接。通过将连同附图的实施例的以下详细描述，本专利技术的这些和其他目的、特点、优点将变得明显。附图说明通过参照附图来描述详细的实施例，本专利技术的上述和其他特点和优点将会变得更加清楚，其中图1是传统的栅极驱动器的布局图。图2是根据一个示例性实施例的栅极驱动器的方框图。图3是图2中第n级和第(n+1)级的电路图。图4是图2中栅极驱动器的布局图。图5是沿着图4中的线I-I′和II-II′截取的剖视图。图6是根据另一个示例性实施例的栅极驱动器的方框图。图7是图6中第n级和第(n+1)级的电路图。图8是图6中栅极驱动器的布局图。图9是根据另一个示例性实施例的显示装置的平面图。具体实施例方式以下将参照附图来详细描述本专利技术的实施例。图2是根据示例性实施例的栅极驱动器100的方框图。参照图2，栅极驱动器100包括输出栅极输出信号的电路部分CS和将栅极控制信号输送到电路部分CS的布线部分LS。电路部分CS包括第一级SRC1、第二级SRC2...第n+1级SCRn+1(其中，n是偶数)。第一级SRC1、第二级SRC2...第n+1级SCRn+1包括第一时钟端CK1、第二时钟端CK2、第一输入端IN1、第二输入端N2、电压端V1、复位端RE和输出端OUT。奇数级SRC1、SRC3...SRC(n+1)的每个的第一时钟端CK1有效地连接到第一时钟CKV，偶数级SRC2、SRC4...SRCn的每个的第一时钟端CK1有效地连接到第二时钟CKVB。例如，第一时钟CKV和第二时钟CKVB具有180°的相位差。其间，奇数级SRC1、SRC3...SRC(n+1)的每个的第二时钟端CK2有效地连接到第二时钟CKVB，偶数级SRC2、SRC4...SRCn的每个的第二时钟端CK2有效地连接到第一时钟CKV。第一级SRC1的第一输入端IN1接收垂直同步起始信号STV，第(n+1)级SRC(n+1)的第二输入端IN2也接收垂直同步起始信号STV，该第(n+1)级SRC(n+1)是哑级(dummy stage)。第(n+1)级SRC(n+1)将第(n+1)栅极输出信号提供给第n级SRCn的第二输入端IN2。另外，第一级SRC1、第二级SRC2...第n+1级SCR(n+1)的电压端V1接收关断电压Voff。关断电压Voff具有确定的电压，比如为大约-5V到大约-7V。第一级SRC1、第二级SRC2...第n+1级SCR(n+1)的复位端RE接收第(n+1)级SRC(n+1)的第(n+1)栅极输出信号。奇数级SRC1、SRC3...SRC(n+1)的每个的输出端OUT输出第一时钟CKV的高电平，偶数级SRC2、SRC4...SRCn的每个的输出端OUT输出第二时钟CKVB的高电平。因此，第一级SRC1、第二级SRC2...第(n+1)级SCR(n+1)分别输出第一、第二...第(n+1)栅极输出信号。布线部分LS接收来自外部装置(未示出)的栅极控制信号，并将栅极控制信号输送到电路部分CS。布线部分LS包括起始信号线SL1、第一时钟线SL2、第二时钟线SL3、关断电压线SL4、复位线SL5。如图2中所示，复位线SL5与电路部分CS相邻形成；关断电压线SL4与复位线SL5相邻形成；第二时钟线SL3与关断电压线SL4相邻形成；第一时钟线SL2与第二时钟线SL3相邻形成；起始信号线SL1与第一时钟线SL2相邻形成。起始信号线SL1将垂直同步起始信号STV输送到第一级SRC1的第一本文档来自技高网...

【技术保护点】
一种驱动单元，包括：电路部分，所述电路部分包括多个级，所述多个级根据第一时钟和第二时钟的至少一个来产生输出信号；布线部分，所述布线部分将控制信号输送到所述电路部分，所述布线部分包括：第一时钟线和第二时钟线，所述第一时 钟线和第二时钟线分别输送第一时钟和第二时钟；第一连接线，所述第一连接线将所述第一时钟线与第一隔级连接；第二连接线，所述第二连接线将所述第二时钟线与不同于所述第一隔级的第二隔级连接；第三连接线，所述第三连接线将所述第一 连接线与所述多个级连接；第四连接线，所述第四连接线将所述第二连接线与所述多个级连接。

【技术特征摘要】
KR 2004-9-18 10-2004-00747971.一种驱动单元，包括电路部分，所述电路部分包括多个级，所述多个级根据第一时钟和第二时钟的至少一个来产生输出信号；布线部分，所述布线部分将控制信号输送到所述电路部分，所述布线部分包括第一时钟线和第二时钟线，所述第一时钟线和第二时钟线分别输送第一时钟和第二时钟；第一连接线，所述第一连接线将所述第一时钟线与第一隔级连接；第二连接线，所述第二连接线将所述第二时钟线与不同于所述第一隔级的第二隔级连接；第三连接线，所述第三连接线将所述第一连接线与所述多个级连接；第四连接线，所述第四连接线将所述第二连接线与所述多个级连接。2.如权利要求1所述的驱动单元，其中，所述第一连接线将所述第一时钟线与所述多个级中的偶数级连接，所述第二连接线将所述第二时钟线与所述多个级中的奇数级连接。3.如权利要求2所述的驱动单元，其中，所述第三连接线将所述第一时钟连接线与所述奇数级连接，所述第四连接线将所述第二时钟连接线与所述偶数级连接。4.如权利要求3所述的驱动单元，其中，所述布线部分还包括第五连接线，所述第五连接线将所述第一时钟线与第一级的第一时钟端连接。5.如权利要求4所述的驱动单元，其中，所述布线部分还包括复位线和第六连接线，所述复位线将最后级的输出信号输送到所述偶数级或奇数级的复位端，所述第六连接线将关断电压输送到所述级的电压端。6.如权利要求5所述的驱动单元，其中，所述布线部分还包括起始信号线，所述起始信号线将垂直同步起始信号输送到第一级和所述最后级。7.如权利要求6所述的驱动单元，其中，所述奇数级包括第一驱动部分和第一放电部分，所述驱动部分根据所述第一时钟产生输出信号，所述第一放电部分根据所述第二时钟将输出信号放电；所述偶数级包括第二驱动部分和第二放电部分，所述第二驱动部分根据所述第二时钟产生输出信号，所述第二放电部分根据所述第一时钟将输出信号放电。8.如权利要求7所述的驱动单元，其中，所述第一驱动部分电连接到在前的所述第二放电部分并通过所述第三连接线接收所述第一时钟；所述第二驱动部分电连接到所述前一级的所述第一放电部分并通过所述第四连接线接收所述第二时钟。9.如权利要求8所述的驱动单元，其中，所述第一驱动部分包括上拉部分，所述上拉部分通过所述第三连接线接收所述第一时钟并且将当前级的输出信号转换为所述第一时钟；下拉部分，所述下拉部分根据在后的级的在后输出信号将所述当前级的所述输出信号放电为关断电压；上拉驱动部分，所述上拉驱动部分根据所述在前级来导通所述上拉部分并且根据所述在后级的所述在后输出信号来截止所述下拉部分；保持部分，所述保持部分保持所述当前级的所述输出信号；开关部分，所述开关部分控制所述保持部分。10.如权利要求1所述的驱动单元，其中...

【专利技术属性】
技术研发人员：朴幸源，文胜焕，姜南洙，文盛载，金圣万，李成荣，李龙淳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]