半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干第一区和第二区，第二区位于相邻的第一区之间；在待刻蚀层上形成牺牲层；在第一区上的牺牲层内形成若干第一凹槽；在第一凹槽侧壁表面形成第一侧墙；对第二区上的部分牺牲层进行改性处理，形成第一改性层，第一改性层位于相邻第一凹槽之间且与第一侧墙相接触；对第一区上的部分牺牲层进行改性处理，形成第二改性层，第二改性层位于第一区上相邻的第一凹槽之间且与第一侧墙相接触；去除牺牲层，在第一改性层、第二改性层和第一侧墙之间形成第二凹槽；形成第二凹槽之后，以第一改性层、第二改性层和第一侧墙为掩膜刻蚀待刻蚀层。所述方法提升了半导体结构的尺寸精准度。尺寸精准度。尺寸精准度。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。

技术介绍

[0002]在半导体领域中，半导体结构的功能为了得到具有多重功能的半导体结构，需要设计较为复杂的掩膜图形进行图形传递。在半导体制程的前段、中段和后段，常采用多重图形对准技术(Self-aligned Multiple patterning,简称SAMP)、反向曝光-刻蚀-曝光-刻蚀工艺(Reverse Litho-Etch-Litho-Etch,简称RLELE)和刻蚀工艺中的一种或多种的组合，形成满足需求的多样半导体结构。
[0003]然而，随着半导体结构尺寸的进一步缩小，现有光刻技术的精度无法满足半导体结构的尺寸精准度要求。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提升半导体结构的尺寸精准度。
[0005]为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干第一区和第二区，所述第一区和第二区沿平行于待刻蚀层表面的第一方向排列，所述第二区位于相邻的第一区之间，且所述第二区与所述第一区相接；在所述待刻蚀层上形成牺牲层；在所述第一区上的牺牲层内形成若干第一凹槽，若干所述第一凹槽沿平行于待刻蚀层表面的第二方向平行排列，所述第二方向与所述第一方向垂直；在所述第一凹槽侧壁表面形成第一侧墙；对所述第二区上的部分牺牲层进行改性处理，形成第一改性层，所述第一改性层位于相邻第一凹槽之间，且所述第一改性层与所述第一侧墙相接触；形成第一改性层之后，对所述第一区上的部分牺牲层进行改性处理，形成第二改性层，所述第二改性层位于第一区上相邻的第一凹槽之间，且所述第二改性层与所述第一侧墙相接触；形成第二改性层之后，去除所述牺牲层，在第一改性层、第二改性层和第一侧墙之间形成第二凹槽；形成第二凹槽之后，以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述待刻蚀层。
[0006]可选的，所述改性处理的工艺包括离子注入工艺。
[0007]可选的，所述牺牲层的材料包括无定形硅。
[0008]可选的，所述离子注入工艺中的注入离子包括：碳离子、硼离子或氟离子。
[0009]可选的，所述待刻蚀层包括：基底；位于基底上的器件层，所述器件层包括隔离层和位于隔离层内的器件结构；位于器件层上的硬掩膜层；位于硬掩膜层上的过渡层。
[0010]可选的，以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述待刻蚀层，直至暴露出所述器件结构顶部表面，在待刻蚀层内形成第三凹槽。
[0011]可选的，所述第三凹槽的形成方法包括：以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述过渡层，在过渡层内形成初始第三凹槽；刻蚀初始第三凹槽底部的硬掩
膜层，在硬掩膜层内形成次初始第三凹槽；刻蚀次初始第三凹槽底部的器件层，直至暴露出所述器件结构顶部表面，在待刻蚀层内形成第三凹槽。
[0012]可选的，在过渡层内形成初始第三凹槽之后，刻蚀初始第三凹槽底部的硬掩膜层之前，还包括：去除所述第一改性层、第二改性层和第一侧墙。
[0013]可选的，在硬掩膜层内形成次初始第三凹槽之后，刻蚀次初始第三凹槽底部的器件层之前，还包括：去除所述过渡层。
[0014]可选的，形成第三凹槽之后，还包括：在所述第三凹槽侧壁形成第二侧墙；形成第二侧墙之后，在所述第三凹槽内形成导电层。
[0015]可选的，所述导电层的形成方法包括：在所述第三凹槽内和待刻蚀层表面形成导电材料层；平坦化所述导电材料层，直至暴露出所述待刻蚀层表面，在第三凹槽内形成导电层。
[0016]可选的，所述导电层的材料包括金属，所述金属包括铜、钨和氮化钛中的一种或多种的组合。
[0017]可选的，所述第二侧墙的材料包括无机材料，所述无机材料包括氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、碳化硅、氧化钛、氮化铝、氮化钽和氮化钛中的一种或多种的组合。
[0018]可选的，所述第一凹槽的形成方法包括：在所述牺牲层上形成第一掩膜层，所述第一掩膜层暴露出部分所述牺牲层表面；以所述第一掩膜层为掩膜刻蚀所述牺牲层，直至暴露出所述待刻蚀层表面，在所述牺牲层内形成第一凹槽。
[0019]可选的，去除所述牺牲层的工艺包括湿法刻蚀工艺。
[0020]可选的，所述湿法刻蚀工艺对于牺牲层和第一改性层之间的刻蚀速率比大于1；所述湿法刻蚀工艺对于牺牲层和第二改性层之间的刻蚀速率比大于1。
[0021]可选的，所述第一侧墙的材料包括无机材料，所述无机材料包括氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、碳化硅、氧化钛、氮化铝、氮化钽和氮化钛中的一种或多种的组合。
[0022]可选的，所述第一侧墙的形成方法包括：在所述第一凹槽内壁表面和牺牲层表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述待刻蚀层表面，形成所述第一侧墙。
[0023]可选的，形成所述侧墙材料层的工艺包括原子层沉积工艺。
[0024]可选的，所述第一侧墙的厚度范围为：5nm～50nm。
[0025]可选的，对所述第二区上的部分牺牲层进行改性处理的方法包括：形成第一侧墙之后，在待刻蚀层和牺牲层上形成第二掩膜层，所述第二掩膜层暴露出第二区上的部分牺牲层表面；以所述第二掩膜层为掩膜对所述第二区上的部分牺牲层进行改性处理，形成第一改性层；形成第一改性层之后，去除所述第二掩膜层。
[0026]可选的，形成第一改性层之后，对所述第一区上的部分牺牲层进行改性处理的方法包括：在待刻蚀层上、牺牲层上和第一改性层上形成第三掩膜层，所述第三掩膜层暴露出第一区上的部分牺牲层表面；以所述第三掩膜层为掩膜对所述第一区上的部分牺牲层进行改性处理，形成第二改性层；形成第二改性层之后，去除所述第三掩膜层。
[0027]与现有技术相比，本专利技术的技术方案具有以下有益效果：通过在第二区上形成第一改性层，所述第一改性层位于相邻第一凹槽之间，且所述第一改性层与所述第一侧墙相接触；在第一区上形成第二改性层，所述第二改性层位于第一区上相邻的第一凹槽之间。所
述牺牲层与第一改性层具有较大的刻蚀选择比，所述牺牲层与第二改性层具有较大的刻蚀选择比，从而能够在去除牺牲层的同时对所述第一改性层和第二改性层的损伤较小，所述第一改性层和第二改性层形成的图案能够作为半导体结构的图形进行传递。后续在第一凹槽内和第二凹槽内形成导电层时，所述第一改性层和第二改性层形成的图形精准度较高，从而所述第一改性层和第二改性层的图形能够将各个凹槽内的导电层进行精确隔断，从而提升了半导体结构的尺寸精准度，有利于提升半导体结构的性能。
附图说明
[0028]图1至图19是本专利技术实施例中半导体结构形成过程的示意图。
具体实施方式
[0029]如
技术介绍
所述，现有光刻技术的精度无法满足半导体结构的尺寸精准度要求。
[0030]具体地，在半导体后段制程中，需要形成结构复杂的导电层以实现半导体结构的多重本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供待刻蚀层，所述待刻蚀层包括若干第一区和第二区，所述第一区和第二区沿平行于待刻蚀层表面的第一方向排列，所述第二区位于相邻的第一区之间，且所述第二区与所述第一区相接；在所述待刻蚀层上形成牺牲层；在所述第一区上的牺牲层内形成若干第一凹槽，若干所述第一凹槽沿平行于待刻蚀层表面的第二方向平行排列，所述第二方向与所述第一方向垂直；在所述第一凹槽侧壁表面形成第一侧墙；对所述第二区上的部分牺牲层进行改性处理，形成第一改性层，所述第一改性层位于相邻第一凹槽之间，且所述第一改性层与所述第一侧墙相接触；形成第一改性层之后，对所述第一区上的部分牺牲层进行改性处理，形成第二改性层，所述第二改性层位于第一区上相邻的第一凹槽之间，且所述第二改性层与所述第一侧墙相接触；形成第二改性层之后，去除所述牺牲层，在第一改性层、第二改性层和第一侧墙之间形成第二凹槽；形成第二凹槽之后，以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述待刻蚀层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性处理的工艺包括离子注入工艺。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括无定型材料；所述无定型材料包括无定型硅。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述离子注入工艺中的注入离子包括：碳离子、硼离子或氟离子。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括：基底；位于基底上的器件层，所述器件层包括隔离层和位于隔离层内的器件结构；位于器件层上的硬掩膜层；位于硬掩膜层上的过渡层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述待刻蚀层，直至暴露出所述器件结构顶部表面，在待刻蚀层内形成第三凹槽。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第三凹槽的形成方法包括：以所述第一改性层、第二改性层和第一侧墙为掩膜刻蚀所述过渡层，在过渡层内形成初始第三凹槽；刻蚀初始第三凹槽底部的硬掩膜层，在硬掩膜层内形成次初始第三凹槽；刻蚀次初始第三凹槽底部的器件层，直至暴露出所述器件结构顶部表面，在待刻蚀层内形成第三凹槽。8.如权利要求7所述的半导体结构的形成方法，其特征在于，在过渡层内形成初始第三凹槽之后，刻蚀初始第三凹槽底部的硬掩膜层之前，还包括：去除所述第一改性层、第二改性层和第一侧墙。9.如权利要求7所述的半导体结构的形成方法，其特征在于，在硬掩膜层内形成次初始第三凹槽之后，刻蚀次初始第三凹槽底部的器件层之前，还包括：去除所述过渡层。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，形成第三凹槽之后，还包括：在所述第三凹槽侧壁形成第二侧墙；形成第二侧墙之后，在所述第三凹槽内形成导电层。...

【专利技术属性】
技术研发人员：何作鹏，杨明，卑多慧，朱辰，张超，倪百兵，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：