【技术实现步骤摘要】
制造半导体器件的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月2日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0026023的优先权,其全部内容通过引用并入本文中。
[0003]本公开涉及制造半导体器件的方法。
技术介绍
[0004]已开发半导体器件以使得能够在低电压下进行高速操作,并且已开发半导体器件的制造工艺以提高集成密度。因此,在高度集成的半导体器件中,高比例的图案可以以细间距和细宽度间隔开。
[0005]在一些高度集成的器件中,可能需要超出双图案(DPT)的应用范围的图案,并且已引入极紫外(EUV)光刻技术来满足这一需求。如果制造商在使用EUV光刻技术时遵循DPT中所使用的工艺顺序,则可能会降低半导体器件的可靠性或可能增加工艺步骤。
技术实现思路
[0006]本公开的各方面提供了一种半导体器件制造方法,该方法在增加半导体器件的集成密度的同时简化了工艺。
[0007]本公开的各方面还提供了一种半导体器件制造方法,在提高半导体器件的集成密度的同时提高了包括半导体器件的装置的可靠性。
[0008]然而,本公开的各方面不限于本文所阐述的那些。通过参考下面所给出的本公开的详细描述,本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更清楚明白。
[0009]根据本公开的一方面,提供了一种制造半导体器件的方法,包括:提供衬底,在该衬底中,限定了包括第一单元区域和第一 ...
【技术保护点】
【技术特征摘要】
1.一种制造半导体器件的方法,包括:提供衬底,在所述衬底中限定了包括第一单元区域和第一外围区域在内的主区域、以及包括第二单元区域和第二外围区域在内的边缘区域;在所述衬底上依次形成模制层、支撑件层、掩模层和初步图案层;对所述初步图案层曝光,以分别在所述第一单元区域和所述第二单元区域的掩模层上同时形成第一图案和第二图案;在所述第二图案上形成蚀刻停止层;以及使用所述蚀刻停止层和所述第一图案来蚀刻所述掩模层,以在所述第一单元区域的模制层和支撑件层中形成孔图案。2.根据权利要求1所述的方法,其中,所述衬底与所述第一图案的最高点之间的高度等于所述衬底与所述第二图案的最高点之间的高度。3.根据权利要求1所述的方法,其中,所述蚀刻停止层未形成于所述主区域上。4.根据权利要求1所述的方法,其中,所述第一图案和所述第二图案是使用极紫外EUV光形成的。5.根据权利要求1所述的方法,还包括:在所述初步图案层与所述掩模层之间形成抗反射涂层。6.根据权利要求1所述的方法,其中,形成所述孔图案包括:使用所述蚀刻停止层和所述第一图案在所述掩模层上形成掩模图案;以及使用所述掩模图案来蚀刻所述模制层和所述支撑件层。7.根据权利要求6所述的方法,其中,所述掩模图案包括形成于所述第一单元区域中的第一初步孔图案、和形成于所述第二单元区域中的第二初步孔图案,其中,所述第一初步孔图案延伸穿过所述掩模图案,以及其中,所述第二初步孔图案不延伸穿过所述掩模图案。8.根据权利要求1所述的方法,还包括:在形成所述蚀刻停止层之前,在所述第一图案和所述第二图案上形成重做层。9.根据权利要求8所述的方法,还包括:在所述初步图案层与所述掩模层之间形成抗反射涂层;以及在形成所述重做层之前,沿所述第一图案和所述第二图案的侧面来蚀刻所述抗反射涂层。10.根据权利要求9所述的方法,其中,所述掩模层包括第一掩模层和所述第一掩模层上的第二掩模层,以及其中,所述蚀刻停止层和所述第二掩模层包括相同的材料。11.根据权利要求8所述的方法,其中,所述掩模层包括第一掩模层和所述第一掩模层上的第二掩模层,所述方法还包括:在所述初步图案层与所述掩模层之间形成抗反射涂层;以及在形成所述重做层之前,沿所述第一图案和所述第二图案的侧面来蚀刻所述抗反射涂层。12.一种制造半导体器件的方法,包括:
提供衬底,在所述衬底中限定了包括第一单元区域和第一外围区域在内的主区域、以及包括第二单元区域和第二外围区域在内的边缘区域;在所述衬底上依次形成模制层、支撑件层、掩模层、抗反射涂层和初步图案层;对所述初步图案层曝光,以分别在所述第一单元区域和所述第二单元区域的抗反射涂层上形成第一图案和第二图案;在所述第二图案上形成蚀刻停止层,所述蚀刻停止层未形成于所述主区域上;以及使用所述蚀刻...
【专利技术属性】
技术研发人员:崔允荣,李东均,李相晤,朴相在,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。