半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，包括：衬底，所述衬底包括密集区，所述密集区包括若干第一区和第二区，所述第二区位于相邻第一区之间；位于衬底第一区上的若干栅极结构；位于衬底上的介质层，所述栅极结构位于所述介质层内；位于衬底第二区上的第一开口，所述第一开口从介质层延伸至衬底；位于第一开口的顶部并将所述第一开口封闭成密闭腔的防扩散层。所述半导体结构的性能得到了提升。所述半导体结构的性能得到了提升。所述半导体结构的性能得到了提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
[0003]随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
[0004]为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(single diffusion break，简称SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。
[0005]然而，现有的设计单扩散区切断形成浅沟槽隔离的工艺和性能还有待提升。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，能够改善半导体结构性能。
[0007]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括密集区，所述密集区包括若干第一区和第二区，所述第二区位于相邻第一区之间；位于衬底第一区上的若干栅极结构；位于衬底上的介质层，所述栅极结构位于所述介质层内；位于衬底第二区上的第一开口，所述第一开口从介质层延伸至衬底；位于第一开口的顶部并将所述第一开口封闭成密闭腔的防扩散层。
[0008]可选的，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构；所述第一开口的底部平面低于或齐平于所述鳍部结构的底部平面。
[0009]可选的，所述防扩散层还位于所述过渡层表面。
[0010]可选的，所述衬底还包括稀疏区。
[0011]可选的，所述稀疏区的器件分布密度小于所述密集区的器件分布密度。
[0012]可选的，所述第一开口的深宽比范围为：4～10。
[0013]可选的，还包括：位于第一区栅极结构顶部表面的阻挡层。
[0014]可选的，所述阻挡层的材料与所述介质层的材料不同。
[0015]可选的，所述阻挡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。
[0016]可选的，所述防扩散层的材料与所述介质层的材料不同；所述防扩散层的材料与
所述过渡层的材料不同。
[0017]可选的，所述防扩散层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。
[0018]可选的，所述过渡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。
[0019]相应的，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括密集区，所述密集区包括若干第一区和第二区，所述第二区位于相邻第一区之间；在所述第一区上和第二区上形成若干初始栅极结构；在所述衬底上形成介质层，所述初始栅极结构位于所述介质层内，所述介质层暴露出所述初始栅极结构表面；去除第二区上的初始栅极结构，在衬底第二区上形成第一开口，所述第一开口从介质层延伸至衬底；在第一开口底部表面和侧壁表面形成过渡层；形成过渡层之后，形成防扩散层，所述防扩散层位于所述第一开口的顶部并将所述第一开口封闭成密闭腔。
[0020]可选的，所述衬底包括基底和位于基底上的鳍部结构；所述初始栅极结构横跨所述鳍部结构；所述第一开口的底部平面低于或齐平于所述鳍部结构的底部平面。
[0021]可选的，所述防扩散层还位于所述过渡层表面。
[0022]可选的，所述衬底还包括稀疏区；所述稀疏区的器件分布密度小于所述密集区的器件分布密度。
[0023]可选的，所述初始栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层材料的介电常数小于或等于3.9，所述栅介质层的材料包括氧化硅；所述栅极层的材料包括多晶硅。
[0024]可选的，所述初始栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层材料的介电常数大于3.9，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
[0025]可选的，所述初始栅极结构的形成方法包括：在衬底上形成伪栅极结构；在衬底上形成介质层，所述伪栅极结构位于所述介质层内；去除所述伪栅极结构，在介质层内形成栅极开口；在所述栅极开口内形成所述初始栅极结构。
[0026]可选的，所述介质层的形成方法包括：在衬底上形成介质材料层；平坦化所述介质材料层，直至暴露出所述伪栅极结构顶部表面，形成所述介质层，所述介质层表面具有第一凹槽。
[0027]可选的，所述第一开口的形成方法包括：在所述衬底表面形成掩膜结构，所述掩膜结构暴露出所述第二区上的初始栅极结构表面；以所述掩膜结构为掩膜刻蚀所述初始栅极结构和衬底，在衬底第二区上形成第一开口。
[0028]可选的，在形成掩膜结构之前，还包括：回刻蚀所述初始栅极结构，在第一区上和第二区上形成栅极结构，在所述栅极结构顶部的介质层内形成第二开口；在第二开口内和介质层表面形成初始阻挡层，所述介质层上的初始阻挡层表面具有第二凹槽；所述掩膜结构暴露出所述第二区上的初始阻挡层表面。
[0029]可选的，在所述初始阻挡层表面形成掩膜结构之前，还包括：在所述初始阻挡层表面形成牺牲层；所述牺牲层位于所述第二凹槽内，所述掩膜结构位于所述牺牲层和初始阻挡层表面。
[0030]可选的，所述牺牲层的形成方法包括：在所述初始阻挡层表面形成牺牲材料层；平坦化所述牺牲材料层，直至暴露出所述初始阻挡层表面，在所述第二凹槽内形成牺牲层。
[0031]可选的，所述牺牲层的材料与所述初始阻挡层的材料不同。
[0032]可选的，所述初始阻挡层的材料与所述介质层的材料不同。
[0033]可选的，所述初始阻挡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。
[0034]可选的，所述初始阻挡层的材料与所述过渡层的材料不同。
[0035]可选的，所述过渡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。
[0036]可选的，所述掩膜结构包括硬掩膜结构；位于硬掩膜结构上的衬垫层；位于衬垫层上的光刻胶层，所述光刻胶层暴露出所述第二区上的衬垫层表面。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括密集区，所述密集区包括若干第一区和第二区，所述第二区位于相邻第一区之间；位于衬底第一区上的若干栅极结构；位于衬底上的介质层，所述栅极结构位于所述介质层内；位于衬底第二区上的第一开口，所述第一开口从介质层延伸至衬底；位于第一开口底部表面和侧壁表面的过渡层；位于第一开口的顶部并将所述第一开口封闭成密闭腔的防扩散层。2.如权利要求1所述的半导体结构，其特征在于，所述衬底包括基底和位于基底上的鳍部结构；所述栅极结构横跨所述鳍部结构；所述第一开口的底部平面低于或齐平于所述鳍部结构的底部平面。3.如权利要求1所述的半导体结构，其特征在于，所述防扩散层还位于所述过渡层表面。4.如权利要求1所述的半导体结构，其特征在于，所述衬底还包括稀疏区。5.如权利要求4所述的半导体结构，其特征在于，所述稀疏区的器件分布密度小于所述密集区的器件分布密度。6.如权利要求1所述的半导体结构，其特征在于，所述第一开口的深宽比范围为：4～10。7.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一区栅极结构顶部表面的阻挡层。8.如权利要求7所述的半导体结构，其特征在于，所述阻挡层的材料与所述介质层的材料不同。9.如权利要求8所述的半导体结构，其特征在于，所述阻挡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。10.如权利要求1所述的半导体结构，其特征在于，所述防扩散层的材料与所述介质层的材料不同；所述防扩散层的材料与所述过渡层的材料不同。11.如权利要求10所述的半导体结构，其特征在于，所述防扩散层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。12.如权利要求10所述的半导体结构，其特征在于，所述过渡层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅、氮碳氧化硅和碳氧化硅中的一种或多种的组合。13.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括密集区，所述密集区包括若干第一区和第二区，所述第二区位于相邻第一区之间；在所述第一区上和第二区上形成若干初始栅极结构；在所述衬底上形成介质层，所述初始栅极结构位于所述介质层内，所述介质层暴露出所述初始栅极结构表面；
去除第二区上的初始栅极结构，在衬底第二区上形成第一开口，所述第一开口从介质层延伸至衬底；在第一开口底部表面和侧壁表面形成过渡层；形成过渡层之后，形成防扩散层，所述防扩散层位于所述第一开口的顶部并将所述第一开口封闭成密闭腔。14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述衬底包括基底和位于基底上的鳍部结构；所述初始栅极结构横跨所述鳍部结构；所述第一开口的底部平面低于或齐平于所述鳍部结构的底部平面。15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述防扩散层还位于所述过渡层表面。16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述衬底还包括稀疏区；所述稀疏区的器件分布密度小于所述密集区的器件分布密度。17.如权利要求13所述的半导体结构的形成方法，其特征在于，所述初始栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层材料的介电常数小于或等于3.9，所述栅介质层的材料包括氧化硅；所述栅极层的材料包括多晶硅。18.如权利要求13所述的半导体结构的形成方法，其特征在于，所述初始栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层材料的介电常数大于3.9，所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述初始栅极结构的形成方法包括：在衬底上形成伪栅极结构；在衬底上形成介质层，所述伪栅极结构位于所述介质层内；去除所述伪栅极结构，在介质层内形成栅极开口；在所述栅极开口内形成所...

【专利技术属性】
技术研发人员：章毅，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：