电平移位电路以及使用电平移位电路的显示器制造技术

本发明专利技术的实施例披露一种电平移位电路以及使用此电平移位电路的显示器。此电平移位电路包含移位逻辑电路以及逻辑控制器。移位逻辑电路可移位输入信号的一电平。逻辑控制器可于移位逻辑电路将输入信号移位电平之前先重设移位逻辑电路，再启动移位逻辑电路来移位输入信号的电平。

【技术实现步骤摘要】

本专利技术涉及一种显示器，尤其是涉及一种用于显示器里的源极驱动器中 的电平移位电路。
技术介绍
电平移位电路是在集成电路中用于移位输入信号的电压电平，用以提供 具有较高输出电压电平的输出信号。图1是已知电平移位电路100的电路图。电平移位电路100有第一P型 晶体管110,第二P型晶体管120,第一N型晶体管130,以及第二N型晶体 管140。电平移位电路100由第一输入端IN1和第二输入端IN2接收互补的 输入信号，并且将输入信号转换成为输出信号，用以输出至第一输出端0UT1 以及第二输出端0UT2。第一 P型晶体管110的源极连接于电源VDDA，栅极连接于第一输入端 IN1，漏极连接于第二输出端0UT2。第二P型晶体管120的源极连接于电源 VDDA,栅极连接于第二输出端0UT2，漏极连接于第一输出端0UT1。第一 N型晶体管13 0的源极连接于第二供应电压V S S A ，栅极连接于第一 输入端INl,漏极连接于第二输出端0UT2。第二N型晶体管140的源极连接 于第二供应电压VSSA,栅极连接于第二输入端IN2，漏极连接于第一输出端 0UT1。由于第一P型晶体管IIO栅极连接于第二N型晶体管140的漏极，而且 第二P型晶体管120的栅极连接于第一N型晶体管130的漏极，所以如果第 一输入信号IN1是高电压，而第二输入信号IN2是低电压，则第一N型晶体 管130导通，第二N型晶体管140即截止。结果是，第一输出端0UT1耦接 至VDDA,以及第二输出端0UT2耦接至VSSA。如果第一输入信号IN1是低电 压，而第二输入信号IN2是高电压，则第一N型晶体管130截止，第二N型晶体管140即导通。结果是，第一输出端0UT1耦接至VSSA,以及第二输出 端0UT2耦接至VDDA。然而，上述的已知电平移位电路100有一缺点，其缺点是当输入电压(例 如IN1或IN2)过于微小时，即过渡时间将被拉长。举例来说，当第一N型 晶体管130的第一输入端IN1是处于高逻辑电压时(2V),第一N型晶体管130 将緩慢的导通，第一P型晶体管IIO则緩慢的截止。在过渡时间中，第一P 型晶体管110以及第一N型晶体管130有可能同时导通，而产生漏电电流， 且导致浪费电力。
技术实现思路
因此本专利技术 一方面就是在提供一种改良型的电平移位电路。 根据本专利技术的一实施例，此电平移位电路包括一移位逻辑电路以及一逻 辑控制器。移位逻辑电路可移位输入信号的电平。逻辑控制器可在该移位逻 辑电路将该输入信号移位电平之前先重设移位逻辑电路，再启动移位逻辑电 路移位输入信号的电平。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，附 图说明如下图1示出了已知电平移位电路。 图2示出了依照本专利技术一实施例的电平移位电路。 图3A示出了依照本专利技术一实施例的显示面板。 图3B示出了依照本专利技术另一实施例的显示面板。附图符号说明 100:电平移位电聘^ 120:第二P型晶体管 140 第二N型晶体管 202 :移位逻辑电路 206 :第一P型晶体管 210 :第二P型晶体管110:第一P型晶体管 130 :第一N型晶体管 200 :电平移位电路 204:逻辑控制器 208 第一N型晶体管 212 :第三P型晶体管214 ::第二N型晶体管216 ::第三N型晶体管222 ::电源节点300 ::显示面板310 ::源极驱动电路320 ::面板330 ::移位寄存器340 ::锁存电路350 ::电平移位电3各360 ::数字模拟转换器370 ::源极驱动电路380 ::电平移位电路具体实施例方式请参考图2，其绘示依照本专利技术一实施例的电平移位电路200。电平移 位电路200包括一移位逻辑电路202以及一逻辑控制器204。移位逻辑电路 可接收输入信号，并移位输入信号的电平，而产生对应的高电压输出信号。 移位逻辑电路202具有一电源节点222连接于逻辑控制器204。逻辑控制器 204是由一致能信号ENLS所控制，用于传送第一供应电压VDDA或第二供应 电压VSSA至移位逻辑电路202。第一供应电压VDDA高于第二供应电压VSSA。当电平移位电路200处于运作模式时，逻辑控制器204输出第 一供应电 压VDDA至移位逻辑电路202。当电平移位电路200处于重设模式时，逻辑控 制器204输出第二供应电压VSSA至移位逻辑电路202。电平移位电路200 在移位新的输入信号的电平前被重设，输出端0UT1以及0UT2即放电至第二 供应电压VSSA,因此缩短移位新的输入信号的电平的过渡时间。逻辑控制器204包括第一P型晶体管206以及第一N型晶体管208。第 一 P型晶体管206的源极连接于第一供应电压VDDA，漏极连接于移位逻辑电 路202的电源节点222，以与栅极连接于致能信号ENLS。第一N型晶体管208 的漏极连接于移位逻辑电路202的电源节点222，源极连接于第二供应电压 VSSA,以与栅极用以接收致能信号ENLS。移位逻辑电路202包括第二P型晶体管210、第三P型晶体管212、第 二N型晶体管214、以及第三N型晶体管216。第二P型晶体管210的源极 连接于电源节点222，栅极连接于第一输出端0UT1，以及漏极连接于第二输 出端0UT2。第三P型晶体管212的源极连接于电源节点222,栅极连接于第 二输出端0UT2,以及漏极连接于第一输出端0UT1。第二 N型晶体管214的 漏极连接于第二输出端0UT2,栅极连接于第一输入端IN1，以及源极连接于 第二供应电压VSSA。第三N型晶体管216的漏极连接于第一输出端0UT1,栅极连接于第二输入端IN2,以及源极连接于第二供应电压VSSA。第一供应 电压VDDA高于第二供应电压VSSA。以下披露本专利技术的一实施例中，电平移位电路200的运作方法。首先， 假设电平移位电路200是处于稳定状态，其输入信号IN1是处于高电平，输 入信号IN2是处于低电平，而逻辑控制器204提供第一供应电压VDDA至电 源节点222，作为移位逻辑电路202的工作电源。结果是，第二N型晶体管 214被导通，亦即第二输出端0UT2被拉低；第三N型晶体管216被截止，亦 即第一输出端0UT1被拉高。移位逻辑电路202的输出电压因而产生于输出 端0UT1以及0UT2。再者，在移位新的输入信号的电平前，移位逻辑电路202应先被重设。 将致能信号ENLS设于高电压，而下拉电源节点222至第二供应电压VSSA, 即可重设移位逻辑电路202。此时，第一输出端0UT1开始放电，使得输出端 0UT1以及0UT2两者皆下拉至第二供应电压VSSA。重设移位逻辑电路202之后，致能信号ENLS即被拉低，亦提供第一供 应电压VDDA至移位逻辑电路202,用以移位新的输入信号的电平。假设输入 端IN1以及IN2的输入信号是相对处于低电平以及高电平，与之前的输入信 号相反。新的输入信号则将输出端0UT2拉至第一供应电压VDDA，并保持输 入端0UT1于第二供应电压VSSA。第一输出端0UT1在过渡之前即被拉低，亦 即新的输入信号的过渡时间被缩短，并且减少过渡时间电力的浪费。图3A示出了依照本专利技术一实施例的显示面板。显示面板300包括面板 320以本文档来自技高网...

【技术保护点】
一种电平移位电路，包含：　　　　一移位逻辑电路，用以移位一输入信号的一电平；以及　　　　一逻辑控制器，用以在该移位逻辑电路移位该输入信号的该电平之前先重设该移位逻辑电路，再启动该移位逻辑电路来移位该输入信号的该电平。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张育瑞，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]