半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法。提供了一种半导体器件，包括：具有鳍的半导体衬底；与鳍相交的栅极以及位于栅极两侧的鳍内的源区和漏区；分别在源区和漏区处形成且与源区和漏区相接触的金属硅化物；其中在所述金属硅化物与源区、漏区接触的界面处存在能够降低金属硅化物与源区、漏区之间的肖特基势垒高度的杂质掺杂物。所提供的半导体器件能够降低金属硅化物与源区、漏区之间的肖特基势垒高度，进而减小接触的比电阻。进而减小接触的比电阻。进而减小接触的比电阻。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]本申请为分案申请，母案申请号为201710017569.2，申请日为2017
‑
01
‑
10，专利技术名称为：半导体器件及其制造方法。


[0002]本公开涉及半导体领域，具体地，涉及一种半导体器件及其制造方法。

技术介绍

[0003]随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。
[0004]随着FinFET的尺寸越来越小，其源漏串联寄生电阻对整个器件的性能影响越来越大。为了提高器件性能，需要进一步降低源漏串联寄生电阻。同时，因为随着FinFET的尺寸越来越小，源、漏区的接触电阻在整个源漏串联寄生电阻中占比越来越大，所以降低源、漏区的接触电阻将显著地降低源漏串联寄生电阻。因此，进一步降低接触的比电阻(ρ
c
)将是本领域技术人员一直追求的目标。
[0005]在目前的主流FinFET工艺中，一般采用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其中，包括：具有鳍的半导体衬底；与鳍相交的栅极以及位于栅极两侧的鳍内的源区和漏区，所述源区和漏区包括n型掺杂的硅；分别在源区和漏区的至少部分上表面形成且与源区和漏区相接触的金属硅化物；其中，在源漏区域形成接触金属硅化物之前进行非晶化处理，以形成在源区和漏区内的非晶化区，所述金属硅化物是通过在非晶化区进行杂质掺杂物注入后沉积金属并退火之后形成的，其中所述杂质掺杂物存在于所述金属硅化物与源区、漏区接触的界面处，能够降低金属硅化物与源区、漏区之间的肖特基势垒高度；进行杂质掺杂物注入的注入能量在0.5keV至5keV之间。2.根据权利要求1所述的半导体器件，其中，所述杂质掺杂物包括选自以下组中的至少一个：C、Ge、N、P、As、O、S、Se、Te、F、Cl。3.根据权利要求1所述的半导体器件，其中，所述栅极包括高K栅介质和金属栅导体。4.根据权利要求1所述的半导体器件，其中，所述金属硅化物包括硅化钛。5.一种制造半导体器件的方法，其中，包括：在半导体衬底上形成鳍；形成与鳍相交的栅极；在栅极两侧的鳍内形成源区和漏区，所述源区和漏区包括n型掺杂的硅；在鳍上沉积电介质；刻蚀电介质以分别在源区和漏区上方形成接触沟槽，从而露出源区和漏区的至少部分上表面；通过接触沟槽对露出的至少部分上表面进行非晶化处理；通过接触沟槽对露出的至少部分上表面进行杂质掺杂物注入；在杂质掺杂物注入之后，在接触沟槽中沉积金属，并且执行退火以形成金属硅化物；其中杂质掺杂物能够降低金属硅化物与源区、漏区之间的肖...

【专利技术属性】
技术研发人员：罗军，赵超，刘实，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：