半导体结构及半导体结构的形成方法技术

一种半导体结构及其形成方法，结构包括：衬底，衬底包括相对的第一面和第二面，衬底包括若干相互分立的有源区，若干有源区沿第一方向排列且平行于第二方向，第一方向与第二方向相互垂直；位于衬底内的若干第一凹槽，若干第一凹槽沿第二方向排列且沿第一方向贯穿有源区；位于第一凹槽内的字线栅极结构，字线栅极结构内包括与有源区邻接的第二侧区；位于第一凹槽内的第一隔离结构，第一隔离结构位于字线栅极结构与有源区之间且与字线栅极结构邻接，第一隔离结构还位于部分有源区内；位于各有源区的第一面上的若干位线结构，若干位线结构沿第一方向排列且平行于第二方向；位于各有源区的第二面上的若干电容结构。所述结构性能得到提升。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
动态随机存取存储器(DynamicRandomAccessMemory，简称DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。现有的动态随机存取存储器还有待改善。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括第二侧区，所述第二侧区与所述有源区邻接；位于第一凹槽内的第一隔离结构，所述第一隔离结构与字线栅极结构邻接，所述第一隔离结构位于字线栅极结构与有源区之间，所述第一隔离结构还位于部分有源区内，且所述第一隔离结构自衬底第二面向第一面延伸；位于各所述有源区的第一面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；位于各所述有源区的第二面上的若干电容结构。可选的，还包括：位于有源区第一面内的第一掺杂区；各位线结构分别与一个第一掺杂区电连接。可选的，还包括：位于位线结构和第一掺杂区之间的位线插塞，所述位线插塞电连接所述位线结构和第一掺杂区。可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述第一掺杂区朝向衬底第二面的底部平面。可选的，相邻有源区之间具有第二隔离结构；所述衬底第二面暴露出所述第二隔离结构。可选的，还包括：位于衬底第二面有源区上和第二隔离结构上的第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；所述电容结构位于所述第三凹槽内。可选的，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅或氮化硅。可选的，还包括：位于有源区第二面内的第二掺杂区；各电容结构分别与一个有源区内的第二掺杂区电连接。可选的，还包括：位于电容结构与所述第二掺杂区之间的电容插塞，所述电容插塞电连接所述电容结构与所述第二掺杂区。可选的，所述电容结构在有源区的第二面上的投影至少与部分所述第二掺杂区重合。可选的，还包括：位于字线栅极结构上和有源区的第一面上的第二介质层；所述第二介质层内具有第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；所述位线结构位于所述第四凹槽内。可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。可选的，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所述衬底第一面表面。可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述栅极层高度的二分之一。可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝向所述衬底第一面的顶部平面。可选的，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一面表面。可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1。可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。可选的，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。可选的，所述介电层的形状包括：平面型或“U”型。可选的，各所述电容结构位于与所述第二侧区邻接的有源区上。相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；在各所述有源区的第一面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；形成若干位线结构之后，去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽，所述第二凹槽自衬底第二面向第一面延伸；在第二凹槽内形成第一隔离结构；在各所述有源区的第二面上形成若干电容结构。可选的，形成初始字线栅极结构之后，在各所述有源区的第一面上形成若干位线结构之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各位线结构分别与一个第一掺杂区电连接。可选的，形成初始字线栅极结构之后，在各所述有源区的第一面上形成若干位线结构之前，还包括：在第一掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构和第一掺杂区。可选的，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述第一掺杂区朝向衬底第二面的底部平面。可选的，相邻有源区之间具有第二隔离结构；去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区的方法包括：对所述衬底第二面进行减薄，直至暴露出第二隔离结构表面；去除暴露出的有源区、去除所述第一侧区以及与第一侧区邻接的部分所述有源区。可选的，对所述衬底本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；/n位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；/n位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括第二侧区，所述第二侧区与所述有源区邻接；/n位于第一凹槽内的第一隔离结构，所述第一隔离结构与字线栅极结构邻接，所述第一隔离结构位于字线栅极结构与有源区之间，所述第一隔离结构还位于部分有源区内，且所述第一隔离结构自衬底第二面向第一面延伸；/n位于各所述有源区的第一面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；/n位于各所述有源区的第二面上的若干电容结构。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；
位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；
位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括第二侧区，所述第二侧区与所述有源区邻接；
位于第一凹槽内的第一隔离结构，所述第一隔离结构与字线栅极结构邻接，所述第一隔离结构位于字线栅极结构与有源区之间，所述第一隔离结构还位于部分有源区内，且所述第一隔离结构自衬底第二面向第一面延伸；
位于各所述有源区的第一面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；
位于各所述有源区的第二面上的若干电容结构。


2.如权利要求1所述的半导体结构，其特征在于，还包括：位于有源区第一面内的第一掺杂区；各位线结构分别与一个第一掺杂区电连接。


3.如权利要求2所述的半导体结构，其特征在于，还包括：位于位线结构和第一掺杂区之间的位线插塞，所述位线插塞电连接所述位线结构和第一掺杂区。


4.如权利要求2所述的半导体结构，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述第一掺杂区朝向衬底第二面的底部平面。


5.如权利要求1所述半导体结构，其特征在于，相邻有源区之间具有第二隔离结构；所述衬底第二面暴露出所述第二隔离结构。


6.如权利要求5所述半导体结构，其特征在于，还包括：位于衬底第二面有源区上和第二隔离结构上的第一介质层，所述第一介质层内具有若干第三凹槽，所述第三凹槽暴露出有源区的第二面表面；所述电容结构位于所述第三凹槽内。


7.如权利要求5所述半导体结构，其特征在于，所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅或氮化硅。


8.如权利要求1所述半导体结构，其特征在于，还包括：位于有源区第二面内的第二掺杂区；各电容结构分别与一个有源区内的第二掺杂区电连接。


9.如权利要求8所述半导体结构，其特征在于，还包括：位于电容结构与所述第二掺杂区之间的电容插塞，所述电容插塞电连接所述电容结构与所述第二掺杂区。


10.如权利要求8所述半导体结构，其特征在于，所述电容结构在有源区的第二面上的投影至少与部分所述第二掺杂区重合。


11.如权利要求1所述半导体结构，其特征在于，还包括：位于字线栅极结构上和有源区的第一面上的第二介质层；所述第二介质层内具有第四凹槽，所述第四凹槽暴露出部分有源区的第一面表面；所述位线结构位于所述第四凹槽内。


12.如权利要求1所述半导体结构，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。


13.如权利要求12所述半导体结构，其特征在于，所述字线栅极结构朝向衬底第一面的方向上的顶部表面低于所述衬底第一面表面。


14.如权利要求13所述半导体结构，其特征在于，所述第一隔离结构在朝向衬底第一面的方向上的底部平面高于所述栅极层高度的二分之一。


15.如权利要求14所述半导体结构，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。


16.如权利要求13所述半导体结构，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。


17.如权利要求16所述半导体结构，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。


18.如权利要求16所述半导体结构，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1；所述第一隔离结构朝向衬底第一面的底部平面高于所述第一分部朝向所述衬底第一面的顶部平面。


19.如权利要求12所述半导体结构，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面高于有源区第一面表面。


20.如权利要求19所述半导体结构，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。


21.如权利要求19所述半导体结构，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。


22.如权利要求21所述半导体结构，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二分部的高度与第一分部高度的比例范围为1:2～4:1。


23.如权利要求21所述半导体结构，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二分部的高度与第一分部高度的比例范围为1:4～2:1。


24.如权利要求1所述半导体结构，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅。


25.如权利要求1所述半导体结构，其特征在于，所述电容结构包括：第一电极层、第二电极层和位于第一电极层与第二电极层之间的介电层。


26.如权利要求25所述半导体结构，其特征在于，所述介电层的形状包括：平面型或“U”型。


27.如权利要求1所述半导体结构，其特征在于，各所述电容结构位于与所述第二侧区邻接的有源区上。


28.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；
在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；
在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；
在各所述有源区的第一面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向；
形成若干位线结构之后，去除衬底第二面表面的部分有源区、去除所述第一侧区以及与第一侧...

【专利技术属性】
技术研发人员：华文宇，余兴，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：浙江;33