用于对邻近半导体裸片进行晶片级测试的方法和设备技术

本申请涉及用于对邻近半导体裸片进行晶片级测试的方法和设备。使用存储器的内建自测试电路系统mBIST和划线并行地对半导体晶片的多个邻近半导体裸片进行晶片级测试，所述划线将半导体裸片的某些端子连接到邻近半导体裸片的端子。在所述晶片级测试期间，测试设置的探针连接到所述多个邻近半导体裸片中的单个半导体裸片，且mBIST命令从所述多个邻近半导体裸片中的所述单个半导体裸片传递到一或多个邻近半导体裸片。在一些实例中，所述划线将一个半导体裸片的mBIST电路端子连接到邻近半导体裸片的mBIST电路端子。在一些实例中，所述划线将一个半导体裸片的I/O端子连接到邻近半导体裸片的I/O端子。导体裸片的I/O端子。导体裸片的I/O端子。

【技术实现步骤摘要】
用于对邻近半导体裸片进行晶片级测试的方法和设备


[0001]本申请涉及半导体装置。

技术介绍

[0002]在生产期间，晶片级测试可包含将多个半导体装置(例如，受测试装置或单元(DUT))并联连接到测试设置，以便于同时测试多个DUT。测试设置可以涉及定位相应的设置探针或引脚以电接触每一DUT的相应端子或引脚(例如，输入/输出(I/O)端子、电源端子等)。随着每一DUT的端子或引脚的大小继续变得更小，测试设置的探针与DUT的对应端子或引脚的对准可能会更加困难。未对准探针可能接触DUT的不正确引脚或端子，可能不恰当地同时接触DUT的两个或更多个引脚，可能无法接触DUT的任何目标引脚，或发生这些情况的任何组合。由于测试设置有缺陷，用未对准探针执行的测试可能会使测试仪不必要地不通过DUT。不必要地不通过DUT可能会降低产量和生产效率，并且增加生产成本。

技术实现思路

[0003]本公开的一个方面涉及一种设备，其包括：第一半导体裸片，其包括第一存储器单元阵列和第一存储器内建自测试mBIST电路，所述第一mBIST电路经配置以接收第一测试命令本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：第一半导体裸片，其包括第一存储器单元阵列和第一存储器内建自测试mBIST电路，所述第一mBIST电路经配置以接收第一测试命令且响应于所述第一测试命令而执行所述第一存储器单元阵列的自测试；第二半导体裸片，其包括第二存储器单元阵列和第二mBIST电路，所述第二mBIST电路经配置以接收第二测试命令且响应于所述第二测试命令而执行所述第二存储器单元阵列的自测试；以及划线，其经配置以将所述第一半导体裸片耦合到所述第二半导体裸片以支持在所述第一半导体裸片处经由所述第二半导体裸片接收所述第一测试命令。2.根据权利要求1所述的设备，其中所述划线经配置以将所述第一半导体裸片连接到所述第二mBIST电路，其中所述第二mBIST电路经配置以响应于从测试仪接收到命令而经由所述划线将所述第一测试命令提供到所述第一半导体裸片。3.根据权利要求2所述的设备，其中所述第一mBIST电路经配置以经由所述划线将所述第一存储器单元阵列的所述自测试的第一结果提供到所述第二mBIST电路，其中所述第二半导体裸片经配置以将所述第一结果提供到所述测试仪。4.根据权利要求2所述的设备，其中所述第一半导体裸片被配置为从半导体裸片且所述第二半导体裸片被配置为主半导体裸片。5.根据权利要求1所述的设备，其中所述划线经配置以将所述第一半导体裸片的输入/输出I/O端子连接到所述第二半导体裸片的所述I/O端子，其中所述第二半导体裸片的所述I/O端子经配置以经由所述划线将所述第一测试命令提供到所述第一半导体裸片。6.根据权利要求5所述的设备，其中所述第一测试命令包含指示所述第一半导体裸片的标识符。7.根据权利要求1所述的设备，其进一步包括定位于所述第一半导体裸片与所述第二半导体裸片之间的划线区，其中所述划线跨越所述划线区从所述第一半导体裸片延伸到所述第二半导体裸片。8.根据权利要求7所述的设备，其进一步包括包含所述第一半导体裸片、所述第二半导体裸片、所述划线区和所述划线的晶片。9.根据权利要求8所述的设备，其中所述划线和所述划线区经配置以在切割所述晶片时被破坏。10.根据权利要求7所述的设备，其进一步包括形成于所述划线区中的补充mBIST电路，其中所述第一m...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：