流处理装置、流处理方法和数据处理系统制造方法及图纸

本发明专利技术提供一种流处理装置、流处理方法和数据处理系统。与数据流区分而另行准备控制用流，根据控制用流而先进行程序和参数的更新。在对流处理装置内的程序和参数进行存储的存储器中准备双缓存区域。还预先记载输入到控制用流中的数据流的位置，用于读出数据流的缓存器也进行多路化，从而先读出进行下一处理的数据流的起始部分。根据本发明专利技术，能够提供一种能够使连续地处理多个数据流时的处理性能提高的流处理装置。

【技术实现步骤摘要】

本专利技术涉及处理数据串的流处理技术。
技术介绍
与本专利技术相关的
技术介绍
存在专利文献1所示出的方法。在专利文献1中示出了这样的装置，即该装置根据来自数据流处理部内的处理器的请求而实现该处理器的命令存储器、数据存储器内的程序/数据集的重写。专利文献1：日本特开2004-179809号公报
技术实现思路
在连续处理多个数据流的情况下，当从某一数据流的处理完成到下一数据流的处理开始为止需要花费时间时，这样的时间是无用的，会造成流处理装置的有效性能下降。在流处理装置中对数据流的处理使用处理器的情况下，在数据流的处理中使用的程序的大部分不相同，或者必需的参数存在很大不同时，在开始各数据流处理之前，直到可在流处理装置中利用这些程序和参数为止需要很长的时间，将会给性能带来很大的影响。另外，在流被存储在外部的存储器的情况下，当开始新的流处理时，从存储器到读出流的最初部分为止需要耗费时间，在此期间流处理装置的工作停止。这会带来如下的问题：当特别是流切换频率较高时，将会给性能带来很大的影响。本专利技术的目的在于，使连续处理多个数据流时的处理性能提高。本专利技术的上述及其他目的和新特征将会根据本说明书的记载以-->及附图而得到明确。简单说明本申请中所公开的专利技术中具有代表性的技术方案的概要，如下。即，与数据流区分而另行准备控制用的控制流，与数据流的处理相比，先根据控制流进行保持在可从流处理用的处理器高速访问的存储器中的程序和参数的重写处理。换言之，与处理器对缓冲存储器内的数据流的运算处理相并行，上述数据传送控制装置在其外部和上述缓冲存储器之间对数据流和控制流的数据传送进行控制。简单说明在本申请中所公开的专利技术中具有代表性的技术方案所能得到的效果，如下。即，能够在进行流处理的处理器中进行某一数据流处理时，对于进行下一处理的数据流的全部或者最初的部分，将它们预先准备到可从进行数据流处理的处理器进行高速访问的内置存储器中。另外，即便是在需要按各数据流而不同的处理内容或不同的处理参数的情况下，也能够利用控制流预先将必需的程序或参数准备到可从进行数据流的处理器高速访问的内置存储器中。因此，在连续地处理多个流的情况下，能够抑制在某一流处理和下一流处理之间的转移期间进行数据流的处理的处理器的等待时间，使流处理装置的有效性能提高。附图说明图1是表示流处理装置的流输入输出结构的第一例的框图。图2是应用流处理装置示出数据处理系统的一例的框图。图3是例示从总线进行访问时存储器的地址映射(map)的说明图。图4是例示从总线进行访问时流处理装置的地址映射的说明图。图5是例示DMA控制寄存器的结构的说明图。图6是例示DMA寄存器组的状态标志寄存器的结构的说明图。图7是例示从流处理处理器对程序进行访问时的地址映射的说明-->图。图8是例示从流处理处理器对数据进行访问时的地址映射的说明图。图9是例示对第一缓存器映射区域进行访问时地址转换的内容的说明图。图10是例示控制流的结构的说明图。图11是例示控制指令首部的字段(field)结构的说明图。图12是例示第一流处理装置的控制指令的指令类型和功能的关系的说明图。图13是例示指令类型0的控制指令的结构的说明图。图14是例示指令类型1的控制指令的结构的说明图。图15是例示指令类型4的控制指令的结构的说明图。图16是例示的流处理装置的工作定时的时序图。图17是例示利用副控制流进行了功能扩展的流处理装置中的流输入输出结构的说明图。图18是例示使用副控制流的流处理装置中的控制指令的指令类型和功能的关系的说明图。图19是例示第二指令类型的控制指令的结构的说明图。标号说明100...流处理装置110...总线接口120...DMA控制器130...流缓存器131...第一缓存区域133...第p缓存区域140...控制寄存器150...控制流解析单元155...控制流地址队列-->160...命令存储器161...双缓存区域C162...双缓存区域D163...固定区域B170...数据存储器171...双缓存区域A172...双缓存区域B173...固定区域A180...流处理器190...位处理引擎200...主处理器300...存储器控制装置350...存储器400...输入输出装置500...总线700...控制流706...副控制流710...控制流存储区域801～803...输入流901～903...输出流1201...缓存器开始地址寄存器1202...缓存器结束地址寄存器1203...缓冲写地址寄存器1204...缓冲读地址寄存器1205...存储器源地址寄存器1206...存储器偏移地址寄存器1207...最大偏移地址寄存器1208...状态标志寄存器1210～1290...DMA寄存器组-->1291...工作中标志1292...读/写模式1293...缓存充满(full)标志5140...控制寄存器空间5160...命令存储器空间5170...数据存储器空间6100...边界标志字段6130...流缓存器空间6131～6133...缓存器映射区域6160...命令存储器空间6170...数据存储器空间6200...指令类型字段6300...参数字段6301...输入流组ID字段6302...末尾标志字段6311...数据长度字段6312...最大流长度字段6315...数据存储目标地址字段6316...副控制流地址字段7100～7200...控制指令组7210～7220...控制指令7221...控制指令首部7226～7229...控制参数具体实施方式1.实施方式的概要首先，对在本申请中所公开的专利技术的具有代表性的实施方式的概要进行说明。在对具有代表性的实施方式的概要的说明中添加括号来参照的附图参照标号，只不过是例示出的包含在其所标记的结-->构要素的概念中的标号。(1)一种流处理装置，输入数据流来实施运算处理，将其结果作为数据流进行输出，其中，该流处理装置具有缓冲存储器(130)和处理器(180)，将流处理所需的信息作为控制流输入到上述缓冲存储器，上述控制流具有与所要输入的数据流的取得处有关的信息、以及数据流的运算处理所需要的参数，根据与上述数据流的取得处有关的信息将数据流输入到上述缓冲存储器，上述处理器根据控制流的参数对已输入到上述缓冲存储器的数据流进行运算处理。由此，能够在处理器进行数据流的处理时，预先利用控制流将进行下一处理的数据流的全部或一部分或者所需要的程序、参数准备在缓冲存储器等中。由此，能够抑制在某一流处理和下一流处理的转移期间内进行的数据流的处理的处理器的等待时间，从而能够使流处理装置的有效性能提高。(2)根据(1)所述的流处理装置，其中，还具有从流处理装置的外部向上述缓冲存储器传送控制流和数据流的传送控制装置(120)。可以不使上述处理器承担这些传送控制。(3)根据(2)所述的流处理装置，其中，还具有控制单元(150)，其对控制流进行解析而取得上述参数和与上述数据流的取得处有关的信息，并且，对上述传送控制装置设定传送控制条件。可以不使上述处理器承担基于控制流的处理。(4)根据(3)所述的流处理装置，其中，还具有数据存储器(170)，其被传送上述参数，并且可由上述处理器进行访问。即便在本文档来自技高网...

【技术保护点】
一种流处理装置，输入数据流来实施运算处理，并将其结果作为数据流进行输出，其中，　该流处理装置具有缓冲存储器和处理器，　将流处理所需的信息作为控制流输入到上述缓冲存储器，　上述控制流具有与输入的数据流的取得处有关的信息以及数 据流的运算处理所需要的参数，根据与上述数据流的取得处有关的信息将数据流输入到上述缓冲存储器，上述处理器根据控制流的参数对已输入到上述缓冲存储器的数据流进行运算处理。

【技术特征摘要】
JP 2007-11-29 2007-3083471.一种流处理装置，输入数据流来实施运算处理，并将其结果作为数据流进行输出，其中，该流处理装置具有缓冲存储器和处理器，将流处理所需的信息作为控制流输入到上述缓冲存储器，上述控制流具有与输入的数据流的取得处有关的信息以及数据流的运算处理所需要的参数，根据与上述数据流的取得处有关的信息将数据流输入到上述缓冲存储器，上述处理器根据控制流的参数对已输入到上述缓冲存储器的数据流进行运算处理。2.根据权利要求1所述的流处理装置，其特征在于，还具有从流处理装置的外部向上述缓冲存储器传送控制流和数据流的传送控制装置。3.根据权利要求2所述的流处理装置，其特征在于，还具有控制单元，其对控制流进行解析来取得上述参数和与上述数据流的取得处有关的信息，并且，对上述传送控制装置设定传送控制条件。4.根据权利要求3所述的流处理装置，其特征在于，还具有数据存储器，其被传送上述参数，并且能够由上述处理器进行访问。5.根据权利要求4所述的流处理装置，其特征在于，还具有命令存储器，上述控制单元从控制流取得与运算顺序有关的信息，并向上述命令存储器传送所取得的与上述运算顺序有关的信息，并且，上述命令存储器能够由上述处理器进行访问；上述处理器使用从命令存储器读出的与运算顺序有关的信息来进行上述运算处理。6.根据权利要求4所述的流处理装置，其特征在于，控制流具有与辅助控制流的启动有关的信息；上述辅助控制流具有处理数据流所需要的参数；上述控制单元根据上述控制流的内容对上述传送控制单元设定传送控制条件，使上述辅助控制流传送到上述缓冲存储器；上述处理器基于传送到缓存器的辅助控制流的上述参数来进行运算处理。7.根据权利要求5所述的流处理装置，其特征在于，控制流具有与辅助控制流的启动有关的信息；上述辅助控制流具有与处理数据流所需的运算顺序有关的信息；上述控制单元根据上述辅助控制流的内容对上述传送控制单元设定传送控制条件，使上述辅助流传送到上述缓冲存储器；上述处理器基于传送到缓存器的上述运算顺序的信息来进行运算处理。8.根据权利要求1所述的流处理装置，其特征在于，在处理1条输入数据流时，将结果分成多个数据流而进行输出。9.根据权利要求1所述的流处理装置，其特征在于，参照多个输入流，并通过参照上述多个输入流来实施运算处理，输出上述运算处理的结果。10.根据权利要求1所述的流处理装置，其特征在于，上述处理器依照运算顺序进行流处理；上述缓冲存储器暂时存储已经输入的数据流和要输出的数据流；上述处理器能够对上述缓冲存储器进行随机访问。11.根据权利要求1所述的流处理装置，其特征在于，上述处理器依照运算顺序进行流处理；上述流处理装置还具有用于存储上述处理器能够读写的数据的数据存储器；上述数据存储器能够在接受上述处理器的访问时进行地址转换处理；上述地址转换处理是如下的处理，即：在结束一个数据流的处理、开始下一数据流的处理时，对存储有一个数据流的存储区域和存储有其他数据流的存储区域各自映射的逻辑地址进行替换。12.根据权利要求1所述的流处理装置，其特征在于，上述处理器依照运算顺序进行流处理；上述流处理装置还具有用于存储表示上述处理器的运算顺序的程序的命令存储器；上述命令存储器能够在接受上述处理器的访问时进行地址转换处理；上述地址转换处理是如下的处理，即：在结束一个数据流的处理、开始下一数据流的处理时，对存储有表示针对一个数据流的运算顺序的程序的存储区域和存储有针对下一...

【专利技术属性】
技术研发人员：中田启明，汤浅隆史，泉原史幸，秋江一志，木村基，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]