本发明专利技术涉及采用Ｉ／Ｏ支持进行存储器配置的方法，目的在于利用较少的编程技术费用，确保处于时间要求特别严格条件下工作的处理器功能单元和Ｉ／Ｏ功能单元相应优先存取数据。该目的由此得以实现，即在处理器－存储器中约定一个输入－存储器区，Ｉ／Ｏ单元只能写入，而处理器单元只能读出；约定一个输出－存储器区，Ｉ／Ｏ单元只能读出，而处理器单元只能写入。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及采用输入/输出(I/O)支持进行存储器配置的方法，其中，该配置将处理单元的数据存储在处理器-存储器单元内，其输入/输出通过I/O-单元完成。此外，本专利技术还涉及用于实施依据权利要求4前序部分所述上述方法的设置。为避免在带有必须实现高数据通过量功能单元的计算机上，使具有存储器管理任务的CPU负担过重，通常是使用直接存储器存取(DMA)单元，它承担这种管理任务并能够自动控制存储器的地址和数据。这种解决方案的缺点是，为在运行多个功能单元时，确保处于时间要求特别严格条件下工作的功能单元，例如处理器单元相应优先存取数据，必须花费很高的编程技术费用。此外的缺点是，当DMA请求时，到准备好所要求的存储器存取始终出现一定的延时。本专利技术的目的在于，可以使时间要求严格的功能单元，例如处理器单元实现尽可能无延时的直接存储器存取，并在此方面避免在运行其他功能单元，例如I/O单元时与直接存储器存取发生数据冲突。依据本专利技术的一个方面，实现这一目的方法的解决方案是，在处理器-存储器中约定一个输入-存储器区，I/O单元只能写入，而处理器单元只能读出；约定一个输出-存储器区，I/O单元只能读出，而处理器单元只能写入。在这种情况下，通过将存储器区直接分配给功能单元保证无延时的读(READ)或写(WRITE)的存储器存取。此外，利用与可能的READ/WRITE存取原则上的约定，通过由此规定I/O单元和处理器单元双向数据通路走向，防止各存储器区数据冲突。依据本专利技术的一个方面，实现这一目的方法重要的变化是，在处理器-存储器的输入-存储器区和输出-存储器区进行读写时，数据存取借助于I/O单元和借助于处理器单元各自独立实现。由此避免增加具有地址管理任务的CPU的负担。依据本专利技术的一个方面，实现这一目的方法一特殊的变化是，在处理器-存储器的输入-存储器区和输出-存储器区进行读写时，数据存取借助于I/O单元和借助于处理器单元，各自在一程序块中实现，该程序块的块长度相当于处理器-存储器结构的行长度。这种解决方案具有的优点在于功能单元经常或者仅利用确定的程序块长度进行数据存取。按照这种方式减少了必须由CPU传递指令语句的数量。依据本专利技术的一个方面，实现这一目的设置的解决方案是，处理器-单元的数据端口与处理器-存储器的第一个数据端口连接，I/O单元的数据端口与存储器的数据端口与处理器-存储器的第二个数据端口连接。在这种情况下，设置方面考虑的是，为实现I/O功能单元和处理器-功能单元的直接数据存取这一目的方法方面的解决方案，还要实现处理器-存储器的相应的多数据端口，并且该多数据端口与功能单元的相应的数据端口相连接。依据本专利技术的另一方面，实现这一目的设置的解决方案是，在I/O单元内设置I/O地址生成器，在处理器单元内设置处理器-地址生成器。由此可以通过上述功能单元使数据存取独立编址。在这种情况下还需实现处理器-存储器也要设置多地址端口，处理器单元的地址端口与处理器-存储器的第一个地址端口连接，I/O单元的地址端口与处理器-存储器的第二个地址端口连接。此外，还要保证通过功能单元进行READ/WRITE控制，方法是在处理器-存储器上也设置多READ/WRITE端口，并且I/O单元的READ/WRITE端口与处理器-存储器的第一个READ/WRITE端口连接，处理器单元的READ/WRITE端口与处理器-存储器的第二个READ/WRITE端口连接。依据本专利技术的一个方面，实现这一目的设置的有益的解决方案是，在I/O地址生成器和处理器地址生成器上分别设置程序块长度端口。由此可以为I/O单元和处理器单元数据存取待处理的块长度提供输入的可能性。依据本专利技术的一个方面，实现这一目的设置的具有优点的解决方案是，在处理器-存储器内设置FIFO(先入先出)存储器。因为处理器单元的数据通路直接与处理器-存储器相通，所以也要在处理器-存储器上设置起到中间缓冲器作用的FIFO存储器。下面借助实施例对本专利技术进行说明。从属附图示出处理器-存储器1的示意图，带有对应的处理器功能单元2和对应的I/O功能单元。此外，从附图中可以看出，在I/O功能单元3内设置有I/O功能单元地址端口11，它与再次设置在处理器-存储器1上的处理器-存储器地址端口13连接。I/O功能单元地址端口11通过I/O地址生成器15控制，通过I/O块长度端口17在其初始化时，将块长度，即数据存取时数据块中连续数据的数量通知I/O地址生成器。在假设I/O功能单元3的WRITE状态下，设置在该单元上的I/O-READ/WRITE端口19将WRITE状态输出到与其连接的，设置在处理器-存储器1上的第二个处理器-存储器READ/WRITE端口21上。由I/O功能单元3写入的传送到处理器-存储器1上的地址处于处理器-存储器1的约定的输入存储器区4内。它们由I/O功能单元地址端口11传送到与其连接的，设置在处理器-存储器1上的第二个处理器-存储器地址端口13上。按照这种方式，与这些地址对应的数据从设置在I/O功能单元3上的I/O功能单元数据端口7，通过与其连接并设置在处理器-存储器1上的第二个处理器-存储器数据端口9，并通过同样设置在处理器-存储器1上的第二个FIFO(先入先出)存储器23传送到处理器-存储器1的输入存储器区4内。在这里，这些数据等待利用处理器功能单元2内的READ数据存取做进一步处理。处理器功能单元2的READ数据存取只能用于输入存储器区4的约定的地址区，并且所要求的地址只能由设置在处理器功能单元上和由同样设置在那里的处理器块长度端口16初始化了的处理器地址生成器14提供。这些地址输出到设置在处理器功能单元2上的，并与设置在处理器-存储器1上的第一个处理器-存储器地址端口12连接的处理器功能单元地址端口10上，并由此控制输入存储器区4的定址的存储器单元。在处理器功能单元2目前的READ状态下，设置在其上的处理器READ/WRITE端口18将READ状态输出到与其连接的，设置在处理器-存储器1上的第一个处理器-存储器READ/WRITE端口20上。处理器功能单元成功进行READ数据存取的前提条件是，与受控制的地址对应的数据，通过设置在处理器-存储器1上的第一个FIFO存储器22和同样设置在处理器-存储器1上的第一个处理器-存储器数据端口8，以及与其连接的，设置在处理器功能单元2上的处理器功能单元数据端口6，提供给处理器功能单元2做进一步处理。处理器功能单元2的WRITE-数据存取的补码过程和I/O功能单元3的READ-数据存取的补码过程，在涉及到输入存储器区4时，与所介绍的I/O功能单元3的WRITE-数据存取和处理器功能单元2的READ-数据存取相似方式完成，但是在这里要考虑到以下约定，处理器-存储器1的所有处于数据存取内的存储器单元此时要处于输出存储器区5内，并且这些相应的地址只由地址生成器14和15提供。采用I/O支持的存储器配置参考符号表1 处理器-存储器2 处理器功能单元3 I/O功能单元4 输入-存储器区5 输出-存储器区6 处理器-功能单元-数据端口7 I/O功能单元-数据端口8 第一个处理器-存储器数据端口9 第二个处理器-存储器数据端口10 本文档来自技高网...
【技术保护点】
一种采用输入／输出支持进行存储器配置的方法，其中，该配置将处理器单元的数据存储在处理器－存储器内，其输入／输出通过输入／输出－单元完成，其特征在于，在处理器－存储器（１）中约定一个输入－存储器区（４），输入／输出功能单元（３）只能写入，而处理器功能单元（２）只能读出；约定一个输出－存储器区（５），输入／输出功能单元（３）只能读出，而处理器功能单元（２）只能写入。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：沃尔弗拉姆德雷舍尔，弗尔克尔奥厄，
申请(专利权)人：瑟斯特尼卡股份有限公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。