半导体器件和制造半导体器件的方法技术

半导体器件，包括金属栅极结构，金属栅极结构具有设置在金属栅极结构的侧壁上的侧壁间隔件。在一些实施例中，金属栅极结构的顶面相对于侧壁间隔件的顶面凹进。半导体器件可进一步包括设置在金属栅极结构的上方并且与金属栅极结构接触的金属覆盖层，其中金属覆盖层的底部的第一宽度大于金属覆盖层的顶部的第二宽度。在一些实施例中，半导体器件可进一步包括设置在金属覆盖层的任一侧上的介电材料，其中侧壁间隔件和金属栅极结构的部分设置在介电材料的下方。本申请的实施例还涉及制造半导体器件的方法。导体器件的方法。导体器件的方法。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法


[0001]本申请的实施例涉及半导体器件和制造半导体器件的方法。

技术介绍

[0002]电子行业对更小、更快的电子器件的需求不断增长，这些电子器件同时能支持越来越多、越来越复杂的功能。因此，在半导体行业中存在着制造低成本、高性能和低功率的集成电路(IC)的持续趋势。迄今为止，通过缩小半导体IC的尺寸(例如，最小部件尺寸)并且由此提高生产效率并降低相关成本，在很大程度上已经实现了这些目标。但是，这样的缩小也增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续发展要求在半导体制造工艺和技术上有类似的发展。
[0003]仅作为一个例子，形成可靠的到金属栅电极的接触件，需要可靠的、低电阻的金属栅极通孔。但是，随着IC器件继续缩小，金属栅极通孔的底部尺寸(例如，金属栅极通孔的位于金属栅极通孔的底部的宽度)变得更小，金属栅极通孔和下面的金属栅电极之间的界面处的电阻变得更加重要。结果，器件性能(例如，器件速度)降低。此外，由于高度缩小的金属栅极通孔，金属栅极通孔蚀刻和金属间隙填充能力变得更加困难。在至少一些情况下，这可能导致金属栅极通孔蚀刻工艺的过早停止(例如，导致不完全形成金属栅极通孔)或在金属栅极通孔中形成严重的空隙，从而降低器件性能。在一些情况下，由于粘合层的高电阻，沿着金属栅极通孔的侧壁设置的粘合层也可能严重降低器件性能。随着器件尺寸不断缩小，这个问题变得更加明显。
[0004]因此，现有技术未被证明在所有方面都完全令人满意。

技术实现思路

[0005]本申请的一些实施例提供了一种半导体器件，包括：金属栅极结构，具有设置在所述金属栅极结构的侧壁上的侧壁间隔件，其中，所述金属栅极结构的顶面相对于所述侧壁间隔件的顶面凹进；金属覆盖层，设置在所述金属栅极结构的上方并与金属栅极结构接触，其中，所述金属覆盖层的底部的第一宽度大于金属覆盖层的顶部的第二宽度；以及介电材料，设置在所述金属覆盖层的任一侧上，其中，所述侧壁间隔件和所述金属栅极结构的部分设置在所述介电材料的下方。
[0006]本申请的另一些实施例提供了一种半导体器件，包括：金属栅极结构，具有顶部和底部，其中，所述金属栅极结构的顶部具有锥形轮廓，其中，所述锥形轮廓的底面的宽度大于所述锥形轮廓的顶面的宽度，并且其中所述锥形轮廓的底面的宽度小于所述金属栅极结构的底部的顶面的宽度；以及侧壁间隔件，设置在所述金属栅极结构的侧壁上，其中，所述侧壁间隔件与所述金属栅极结构的底部接触，其中，所述侧壁间隔件通过介电材料与所述金属栅极结构的顶部分离，并且其中，所述金属栅极结构的底部的部分设置在所述介电材料的下方。
[0007]本申请的又一些实施例提供了一种制造半导体器件的方法，包括：提供包括金属
栅极结构的衬底，所述金属栅极结构具有设置在所述金属栅极结构的侧壁上的侧壁间隔件；对所述金属栅极结构和所述侧壁间隔件进行回蚀刻，其中，在所述回蚀刻后，所述金属栅极结构的顶面相对于所述侧壁间隔件的顶面凹进；在被回蚀刻的金属栅极结构和被回蚀刻的侧壁间隔件的上方沉积金属覆盖层；以及通过去除所述金属覆盖层的部分来使所述金属覆盖层图案化，以暴露所述被回蚀刻的侧壁间隔件和至少所述被回蚀刻的金属栅极结构的部分；其中，所述图案化的金属覆盖层提供金属栅极通孔，并且其中，所述图案化的金属覆盖层的底部的第一宽度大于所述图案化的金属覆盖层的顶部的第二宽度。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1A是根据一些实施例的MOS晶体管的截面图；
[0010]图1B是根据本专利技术的一个或多个方面的FinFET器件的实施例的立体图；
[0011]图2是根据一些实施例的形成包括金属栅极通孔的接触件结构的方法的流程图；
[0012]图3A、图4A、图5A、图6A、图7A、图8A以及图9A提供了根据一些实施例的处于制造的中间阶段并且根据图2的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的BB'截面所限定的平面；
[0013]图3B、图4B、图5B、图6B、图7B、图8B以及图9B提供了根据一些实施例的处于制造的中间阶段并且根据图2的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的AA'截面所限定的平面；
[0014]图10A提供了如图9A所示的器件的放大图，图10B提供了根据一些实施例的如图9B所示的器件的放大图；
[0015]图11是根据一些实施例的形成包括金属栅极通孔的接触件结构的另一方法的流程图；
[0016]图12A、图13A、图14A、图15A以及图16A提供了根据一些实施例的处于制造的中间阶段并且根据图11的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的BB'截面所限定的平面；
[0017]图12B、图13B、图14B、图15B以及图16B提供了根据一些实施例的处于制造的中间阶段并且根据图11的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的AA'截面所限定的平面；
[0018]图17A提供了如图16A所示的器件的放大图，图17B提供了根据一些实施例的如图16B所示的器件的放大图；
[0019]图18是根据一些实施例的形成包括金属栅极通孔的接触件结构的又一方法的流程图；
[0020]图19A、图20A以及图21A提供了根据一些实施例的处于制造的中间阶段并且根据图18的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的BB'截面所限定的平面；
[0021]图19B、图20B以及图21B提供了根据一些实施例的处于制造的中间阶段并且根据
图18的方法进行处理的器件的截面图，所沿着的平面基本上平行于图1B的截面AA'所限定的平面；
[0022]图22A提供了如图21A所示的器件的放大图，图22B提供了根据一些实施例的如图16B所示的器件的放大图；
[0023]图23、图24以及图25提供了根据图2的方法进行处理的器件的其他实施例。
具体实施方式
[0024]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0025]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：金属栅极结构，具有设置在所述金属栅极结构的侧壁上的侧壁间隔件，其中，所述金属栅极结构的顶面相对于所述侧壁间隔件的顶面凹进；金属覆盖层，设置在所述金属栅极结构的上方并与金属栅极结构接触，其中，所述金属覆盖层的底部的第一宽度大于金属覆盖层的顶部的第二宽度；以及介电材料，设置在所述金属覆盖层的任一侧上，其中，所述侧壁间隔件和所述金属栅极结构的部分设置在所述介电材料的下方。2.根据权利要求1所述的半导体器件，还包括：层间介电(ILD)层，设置为与所述金属栅极结构相邻，其中，所述层间介电层的第一侧面与侧壁间隔件的第二侧面接触，所述侧壁间隔件沿着所述金属栅极结构的侧壁设置。3.根据权利要求2所述的半导体器件，其中，所述金属栅极结构的顶面和所述侧壁间隔件的顶面都相对于所述层间介电层的顶面凹进。4.根据权利要求2所述的半导体器件，其中，所述金属覆盖层、所述介电材料以及所述层间介电层的顶面基本上彼此齐平。5.根据权利要求1所述的半导体器件，其中，所述金属覆盖层的侧壁没有粘合层。6.根据权利要求1所述的半导体器件，其中，所述金属覆盖层限定金属栅极通孔。7.根据权利要求1所述的半导体器件，其中，所述金属覆盖层具有锥形轮廓。8.根据权利要求1所述的半导体器件，还包括：粘合层，...

【专利技术属性】
技术研发人员：黄麟淯，游力蓁，张家豪，庄正吉，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：