半导体装置制造方法及图纸

半导体装置(1)具有10μm≤t

【技术实现步骤摘要】
半导体装置
[0001]本申请是申请日为2019年1月17日、申请号为201980040517.4、专利技术名称为“半导体装置”的专利技术专利申请的分案。


[0002]本专利技术涉及半导体装置，特别涉及能够进行倒装的芯片尺寸封装型的半导体装置。

技术介绍

[0003]以往，提出了一种半导体装置，具备：具有第1主面及第2主面的半导体层、跨从该第1主面到该第2主面而设置的2个纵型场效应晶体管和形成于该第2主面上的金属层。在该结构中，作为从第1晶体管向第2晶体管流动的电流路径，不仅使用半导体基板内部的水平方向路径，还能够使用导通电阻低的金属层中的水平方向路径，所以能够降低半导体装置的导通电阻。
[0004]在专利文献1中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有导电层的倒装芯片安装型的半导体装置。通过该导电层，在将芯片单片化的工序中能够抑制金属层的毛刺的发生。
[0005]此外，在专利文献2中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有绝缘覆膜的倒装芯片安装型的半导体装置。通过该绝缘覆膜，能够维持半导体装置的薄型化，并且能够防止伤痕或缺陷等破损。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1：日本特开2016－86006号公报
[0009]专利文献2：日本特开2012－182238号公报

技术实现思路

[0010]专利技术要解决的课题
[0011]但是，在专利文献1及专利文献2所公开的半导体装置中，金属层的线膨胀系数比半导体基板的线膨胀系数大，所以发生因温度变化带来的半导体装置的翘曲。例如，在将焊料作为接合材料而将半导体装置进行倒装芯片安装的情况下，在回流焊安装的高温时发生半导体装置的翘曲。如果半导体装置的翘曲大，则容易发生关于安装的不良状况。
[0012]在专利文献1中，在金属层的与半导体基板相反侧形成有导电层，但导电层的主材料是与金属层相同种类的金属，所以形成足够减轻因温度变化带来的半导体装置的翘曲的厚度的导电层在制造方面并不容易。
[0013]在专利文献2中，在金属层的与半导体基板相反侧形成有用来实现半导体装置的薄型化及破损的防止的绝缘覆膜，但在金属层的厚度是为了确保低导通电阻而需要的厚度的情况下，在绝缘覆膜中不发生足够减轻半导体装置的翘曲的应力。
[0014]此外，在专利文献1及2所公开的半导体装置中，在将焊料作为接合材料而进行倒装芯片安装的情况下，由于在回流焊安装的高温时半导体装置的自重作用于焊料，所以焊料溢出等而发生接合不良。该接合不良也与半导体装置的翘曲有关，但不是仅通过抑制半导体装置的翘曲就可消除的。
[0015]即，在专利文献1及2所公开的半导体装置中，难以在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除。
[0016]所以，本专利技术的目的是提供一种在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除的芯片尺寸封装型的半导体装置。
[0017]用来解决课题的手段
[0018]为了解决上述课题，有关本专利技术的半导体装置的一技术方案，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：半导体层，具有相互背对的第1主面及第2主面；第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层由银构成，厚度为30μm以上且比60μm薄；第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由镍构成；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；以及第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域与上述第1区域在沿着上述第1主面的方向上相邻；上述半导体层具有：半导体基板，配置在上述第1主面及上述第2主面中的上述第2主面侧，由包含第1导电型的杂质的硅构成；以及低浓度杂质层，配置在上述第1主面及上述第2主面中的上述第1主面侧，与上述半导体基板接触地形成，包含浓度比上述半导体基板的上述第1导电型的杂质的浓度低的上述第1导电型的杂质；上述第1纵型MOS晶体管在上述低浓度杂质层的表面具有第1源极电极及第1栅极电极；上述第2纵型MOS晶体管在上述低浓度杂质层的表面具有第2源极电极及第2栅极电极；在将上述半导体层平面视的情况下，上述第1源极电极及上述第1栅极电极和上述第2源极电极及上述第2栅极电极形成于相对于将上述半导体层的长边一分为二的边界线成为线对称的位置；上述半导体层的厚度是10μm以上且30μm以下；上述半导体基板作为上述第1纵型MOS晶体管的第1漏极区域及上述第2纵型MOS晶体管的第2漏极区域的共用漏极区域发挥功能；将从上述第1源极电极经由上述第1漏极区域、上述第1金属层及上述第2漏极区域到上述第2源极电极的双向路径作为主电流路径；上述半导体层的长边长与短边长之比是1.73以下；上述第1源极电极及上述第2源极电极的各电极的面积与周边长之比是0.127以下；上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各面积的总和是2.61mm2以下；上述第1源极电极及上述第2源极电极的各短边长是0.3mm以下；上述第1源极电极及上述第2源极电极分别由多个电极构成；在上述平面视中，构成上述第1源极电极及上述第2源极电极的上述多个电极的长度方向与上述半导体层的长边平行，构成上述第1源极电极的上述多个电极被配置为条状，构成上述第2源极电极的上述多个电极被配置为条状；构成上述第1源极电极及上述第2源极电极的上述多个电极各自的长边长是0.85mm以上且1.375mm以下。
[0019]根据该结构，由于具有用来确保低导通电阻的厚度的第1金属层(Ag层)及第2金属层(Ni层)接触，所以能够抑制因半导体层与第1金属层的接触而发生的半导体装置的翘曲。此外，通过规定电极布局及半导体装置的重量，能够将焊料溢出及空隙的发生(以下，将焊料溢出及空隙的发生称作焊料接合不良)抑制在规格内。因此，能够提供在降低导通电阻的
同时兼顾半导体装置的翘曲的抑制和焊料接合不良的消除的芯片尺寸封装型的半导体装置。
[0020]专利技术效果
[0021]根据有关本专利技术的半导体装置，能够提供在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除的芯片尺寸封装型的半导体装置。
附图说明
[0022]图1是表示有关实施方式的半导体装置的构造的一例的剖视图。
[0023]图2是表示有关实施方式的半导体装置的电极结构的一例的表示俯视图及双向电流的流动的截面概略图。
[0024]图3是表示有关实施方式的半导体装置对充放电电路的应用例的电路图。
[0025]图4A是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Si层厚对应的导通电阻的结果的曲线图。
[0026]图4B是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Ag层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：半导体层，具有相互背对的第1主面及第2主面；第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层由银构成，厚度为30μm以上且比60μm薄；第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由镍构成；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；以及第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域与上述第1区域在沿着上述第1主面的方向上相邻；上述半导体层具有：半导体基板，配置在上述第1主面及上述第2主面中的上述第2主面侧，由包含第1导电型的杂质的硅构成；以及低浓度杂质层，配置在上述第1主面及上述第2主面中的上述第1主面侧，与上述半导体基板接触地形成，包含浓度比上述半导体基板的上述第1导电型的杂质的浓度低的上述第1导电型的杂质；上述第1纵型MOS晶体管在上述低浓度杂质层的表面具有第1源极电极及第1栅极电极；上述第2纵型MOS晶体管在上述低浓度杂质层的表面具有第2源极电极及第2栅极电极；在将上述半导体层平面视的情况下，上述第1源极电极及上述第1栅极电极和上述第2源极电极及上述第2栅极电极形成于相对于将上述半导体层的长边一分为二的边界线成为线对称的位置；上述半导体基板作为上述第1纵型MOS晶体管的第1漏极区域及上述第2纵型MOS晶体管的第2漏极区域的共用漏极区域发挥功能；将从上述第1源极电极经由上述第1漏极区域、上述第1金属层及上述第2漏极区域到上述第2源极电极的双向路径作为主电流路径；上述半导体层的长边长与短边长之比是1.73以下；上述第1源极电极及上述第2源极电极的各电极的面积与周边长之比是0.127以下；上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各面积的总和是2.61mm2以下；上述第1源极电极及上述第2源极电极的各短边长是0.3mm以下；上述第1源极电极及上述第2源极电极分别由多个电极构成；在上述平面视中，构成上述第1源极电极及上述第2源极电极的上述多个电极的长度方向与上述半导体层的长边平行，构成上述第1源极电极的上述多个电极被配置为条状，构成上述第2源极电极的上述多个电极被配置为条状；构成上述第1源极电极及上述第2源极电极的上述多个电极各自的长边长是0.85mm以上且1.375mm以下。2.如权利要求1所述的半导体装置，其中，上述第1栅极电极及上述第2栅极电极各自的最大宽度是0.25mm以下；在上述平面视中，在比上述第1源极电极靠上述半导体层的短边侧，上述第1栅极电极与上述第1源极电极隔开距离而形成，在比上述第2源极电极靠上述半导体层的短边侧，上
述第2栅极电极与上述第2源极电极隔开距离而形成。3.如权利要求1所述的半导体装置，其中，上述第1源极电极及上述第2源极电极分别由多个电极构成；构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方中的形成于上述边界线侧的电极的面积，比形成于上述半导体层的短边侧的电极的面积大。4.如权利要求3所述的半导体装置，其中，构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方的各个电极随着从上述边界线侧朝向上述短边侧而变小。5.一种半导体装置，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：半导体层，具有相互背对的第1主面及第2主面；第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层由银构成，厚度为30μm以上且比60μm薄；第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由镍构成；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；以及第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域与上述第1区域在沿着上述第1主面的方向上相邻；上述半导体层具有：半导体基板，配置在上述第1主面及上述第2主面中的上述第2主面侧，由包含第1导电型的杂质的硅构成；以及低浓度杂质层，配置在上述第1主...

【专利技术属性】
技术研发人员：浜崎正生，平子正明，大河亮介，加藤亮，
申请(专利权)人：新唐科技日本株式会社，
类型：发明
国别省市：