标准单元版图模板以及半导体结构制造技术

本发明专利技术实施例提供一种标准单元版图模板以及半导体结构，标准单元版图模板包括：沿第一方向排布的第一阱区和第二阱区；第一栅极图形，位于所述第一阱区且沿所述第一方向延伸，用于定义第一栅极；第二栅极图形，位于所述第二阱区且沿所述第一方向延伸，用于定义第二栅极；栅电连接图形，位于所述第一栅极图形与所述第二栅极图形之间，用于定义栅电连接结构，所述栅电连接结构与所述第一栅极以及所述第二栅极同层设置，以电连接所述第一栅极和/或所述第二栅极。本发明专利技术实施例能够降低半导体结构的功耗，提升半导体结构的运行速度。

【技术实现步骤摘要】
标准单元版图模板以及半导体结构
本专利技术实施例涉及半导体
，特别涉及一种标准单元版图模板以及半导体结构。
技术介绍
标准单元库是集成电路设计的基础，基于标准单元库的集成电路设计能够进行逻辑综合和版图布局布线，提高电路的设计效率。标准单元库包括若干预先设计好的标准单元版图模板(StandardCelltemplate)，集成电路设计者或者电路设计综合工具根据设计要求，调用标准单元库中的标准单元版图模板来完成集成电路的版图布局设计。
技术实现思路
本专利技术实施例解决的技术问题为提供一种标准单元版图模板以及半导体结构，解决电阻大带来的功耗大以及信号质量差的问题，且还能够优化版图设计。为解决上述问题，本专利技术实施例提供一种标准单元版图模板，包括沿第一方向排布的第一阱区和第二阱区；第一栅极图形，位于所述第一阱区且沿所述第一方向延伸，用于定义第一栅极；第二栅极图形，位于所述第二阱区且沿所述第一方向延伸，用于定义第二栅极；栅电连接图形，位于所述第一栅极图形与所述第二栅极图形之间，用于定义栅电连接结构，所述栅电连接结构与所述第一栅极以及所述第二栅极同层设置，以电连接所述第一栅极和/或所述第二栅极。另外，所述栅电连接图形包括：至少两条相间隔的电连接图形，且每条所述电连接图形均沿第二方向延伸，所述第二方向与所述第一方向不同，每一所述电连接图形用于定义一电连接结构。另外，至少两条相间隔的所述电连接图形包括：第一电连接图形，位于所述第一阱区，用于定义第一电连接结构，以电连接所述第一栅极；第二电连接图形，位于所述第二阱区，用于定义第二电连接结构，以电连接所述第二栅极。另外，所述栅电连接图形还包括：第一辅助图形，连接所述第一栅极图形与朝向所述第一栅极图形的所述电连接图形，用于定义第一辅助电连接结构，以电连接所述第一栅极与朝向所述第一栅极的所述电连接结构；第二辅助图形，连接所述第二栅极图形与朝向所述第二栅极图形的所述电连接图形，用于定义第二辅助电连接结构，以电连接所述第二栅极与朝向所述第二栅极的所述电连接结构。另外，所述栅电连接图形还包括：第三辅助图形，位于相邻的所述电连接图形之间，用于定义第三辅助电连接结构，以电连接相邻的所述电连接结构。另外，所述栅电连接图形包括：一条电连接图形，且所述电连接图形沿第二方向延伸，所述第二方向与所述第一方向不同。另外，部分所述电连接图形位于所述第一阱区，剩余部分所述电连接图形位于所述第二阱区。另外，所述栅电连接图形还位于，所述第一栅极图形远离所述第二栅极图形的一侧，以及，位于所述第二栅极图形远离所述第一栅极图形的一侧。另外，还包括：金属层图形，所述金属层图形横跨所述栅电连接图形、所述第一栅极图形和/或所述第二栅极图形，用于定义金属层，所述金属层位于所述第一栅极与所述第二栅极的上层，以电连接所述第一栅极和/或所述第二栅极。另外，所述第一阱区包括：第一MOS区，且所述第一栅极图形横跨所述第一MOS区；所述第二阱区包括：第二MOS区，且所述第二栅极图形横跨所述第二MOS区；所述标准单元版图模板还包括：中间区，所述中间区位于所述第一MOS区与所述第二MOS区之间，其中，所述栅电连接图形位于所述中间区。另外，所述第一阱区具有朝向所述第二阱区的第一边界，且所述第一边界位于所述中间区的正中间位置。另外，还包括：第一电源图形，用于定义第一电源走线，所述第一电源走线用于连接第一电源；第二电源图形，用于定义第二电源走线，所述第二电源走线用于连接第二电源，且所述第一电源的电压大于所述第二电源的电压；其中，在沿所述第一方向上，所述第一电源图形的宽度大于所述第二电源图形的宽度。另外，还包括：电源图形，用于定义电源走线，所述电源走线用于连接电源；信号图形，用于定义信号走线；第一选通图形，用于定义第一选通开关，所述第一选通开关用于实现与所述电源走线的电连接或者断开；第二选通图形，用于定义第二选通开关，所述第二选通开关用于实现与所述信号走线的电连接或者断开；其中，所述信号图形、所述第一选通图形以及所述第二选通图形位于所述电源图形的同一侧。相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底内具有沿第一方向排布的第一阱和第二阱；第一栅极，位于所述第一阱的所述基底上且沿所述第一方向延伸；第二栅极，位于所述第二阱的所述基底上且沿所述第一方向延伸；栅电连接结构，位于所述基底上，且与所述第一栅极以及所述第二栅极同层设置，以电连接所述第一栅极和/或所述第二栅极。另外，所述栅电连接结构包括：至少两个电连接结构，且每个所述电连接结构均沿第二方向延伸，所述第二方向与所述第一方向不同。另外，至少两个所述电连接结构包括：第一电连接结构，位于所述第一阱的所述基底上；第二电连接结构，位于所述第二阱的所述基底上。另外，所述栅电连接结构还包括：第一辅助电连接结构，位于所述第一栅极与朝向所述第一栅极的所述电连接结构之间，以电连接所述第一栅极与朝向所述第一栅极的所述电连接结构；第二辅助电连接结构，位于所述第二栅极与朝向所述第二栅极的所述电连接结构之间，以电连接所述第二栅极与朝向所述第二栅极的所述电连接结构。另外，所述栅电连接结构还包括：第三辅助电连接结构，位于相邻的所述电连接结构之间，以电连接相邻的所述电连接结构。与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：本专利技术实施例提供的标准单元版图模板的技术方案中，包括第一阱区和第二阱区，位于第一阱区且沿第一方向延伸的第一栅极图形，位于第二阱区且沿第一方向延伸的第二栅极图形，还包括位于第一栅极图形与第二栅极图形之间的栅电连接图形，该栅电连接图形用于定义栅电连接结构，且该栅电连接结构与第一栅极以及第二栅极同层设置。如此，可通过与第一栅极和第二栅极处于同层的栅电连接结构实现与第一栅极和/或第二栅极的电连接，从而减小电连接路径长度，减小电连接路径对应的电阻；并且，无需设置为实现上下层电连接的接触孔结构，从而避免具有大电阻的接触孔结构带来的不良影响，减小电连接路径对应的电阻。因此，采用本专利技术实施例提供的标准单元版图模制作的半导体结构，其运行速度能够得到提升，且能够降低半导体结构的功耗，且还能够改善信号质量，例如栅极上的信号延时、信号上升时间和/或信号下降时间得到改善。另外，本专利技术实施例提供的标准单元版图模板，可作为DRAM芯片等其他芯片的电路版图设计模板，通过栅电连接图形的布局，使得电路版图布局能够更规整，且不同版图遵循一致的原则，由于优化电路版图的设计，提高版图设计的效率，缩短芯片设计的时间。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1为一种标准单元版图模板的结构示意图；图2为采用图1的标准单元版图模板制作的半导体结构的局部剖面结构示意图；图3为本专利技术一实施例提本文档来自技高网...

【技术保护点】
1.一种标准单元版图模板，其特征在于，包括：/n沿第一方向排布的第一阱区和第二阱区；/n第一栅极图形，位于所述第一阱区且沿所述第一方向延伸，用于定义第一栅极；/n第二栅极图形，位于所述第二阱区且沿所述第一方向延伸，用于定义第二栅极；/n栅电连接图形，位于所述第一栅极图形与所述第二栅极图形之间，用于定义栅电连接结构，所述栅电连接结构与所述第一栅极以及所述第二栅极同层设置，以电连接所述第一栅极和/或所述第二栅极。/n

【技术特征摘要】
1.一种标准单元版图模板，其特征在于，包括：
沿第一方向排布的第一阱区和第二阱区；
第一栅极图形，位于所述第一阱区且沿所述第一方向延伸，用于定义第一栅极；
第二栅极图形，位于所述第二阱区且沿所述第一方向延伸，用于定义第二栅极；
栅电连接图形，位于所述第一栅极图形与所述第二栅极图形之间，用于定义栅电连接结构，所述栅电连接结构与所述第一栅极以及所述第二栅极同层设置，以电连接所述第一栅极和/或所述第二栅极。


2.如权利要求1所述的标准单元版图模板，其特征在于，所述栅电连接图形包括：
至少两条相间隔的电连接图形，且每条所述电连接图形均沿第二方向延伸，所述第二方向与所述第一方向不同，每一所述电连接图形用于定义一电连接结构。


3.如权利要求2所述的标准单元版图模板，其特征在于，至少两条相间隔的所述电连接图形包括：
第一电连接图形，位于所述第一阱区，用于定义第一电连接结构，以电连接所述第一栅极；
第二电连接图形，位于所述第二阱区，用于定义第二电连接结构，以电连接所述第二栅极。


4.如权利要求2所述的标准单元版图模板，其特征在于，所述栅电连接图形还包括：
第一辅助图形，连接所述第一栅极图形与朝向所述第一栅极图形的所述电连接图形，用于定义第一辅助电连接结构，以电连接所述第一栅极与朝向所述第一栅极的所述电连接结构；
第二辅助图形，连接所述第二栅极图形与朝向所述第二栅极图形的所述电连接图形，用于定义第二辅助电连接结构，以电连接所述第二栅极与朝向所述第二栅极的所述电连接结构。


5.如权利要求2所述的标准单元版图模板，其特征在于，所述栅电连接图形还包括：
第三辅助图形，位于相邻的所述电连接图形之间，用于定义第三辅助电连接结构，以电连接相邻的所述电连接结构。


6.如权利要求1所述的标准单元版图模板，其特征在于，所述栅电连接图形包括：一条电连接图形，且所述电连接图形沿第二方向延伸，所述第二方向与所述第一方向不同。


7.如权利要求6所述的标准单元版图模板，其特征在于，部分所述电连接图形位于所述第一阱区，剩余部分所述电连接图形位于所述第二阱区。


8.如权利要求1所述的标准单元版图模板，其特征在于，所述栅电连接图形还位于，所述第一栅极图形远离所述第二栅极图形的一侧，以及，位于所述第二栅极图形远离所述第一栅极图形的一侧。


9.如权利要求1所述的标准单元版图模板，其特征在于，还包括：
金属层图形，所述金属层图形横跨所述栅电连接图形、所述第一栅极图形和/或所述第二栅极图形，用于定义金属层，所述金属层位于所述第一栅极与所述第二栅极的上层，以电连接所述第一栅极和/或所述第二栅极。


10.如权利要求1所述的标准单元版图模板，其特征在于，所述第一阱区包括：
第一MOS区，且所述第一栅极图形横跨所述第一MOS区；<...

【专利技术属性】
技术研发人员：汪配焕，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34