半导体器件制造技术

一种半导体器件包括第一外部虚设区域和第二外部虚设区域以及位于所述第一外部虚设区域和所述第二外部虚设区域之间的电路区域。所述电路区域包括电路有源区和电路栅极线。每个外部虚设区域包括外部虚设有源区和与所述外部虚设有源区交叠并且与所述电路栅极线间隔开的外部虚设栅极线。所述外部虚设有源区具有在第一水平方向上延伸的线形形状，或包括隔离成彼此不直接接触并且在所述第一水平方向上顺序地延伸的有源部分的形状。所述电路有源区位于所述第一外部虚设有源区和所述第二外部虚设有源区之间，并且包括在所述第一水平方向上顺序地延伸的第一多个电路有源区以及在垂直于所述第一水平方向的第二水平方向上顺序地延伸的第二多个电路有源区。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2019年12月10日在韩国知识产权局提交的韩国专利申请No.10-2019-0163999的权益，出于所有目的，通过引用将该专利申请的全部公开内容合并于此。
本专利技术构思涉及半导体器件，并且更具体地，涉及包括具有电路有源区的有源区和具有虚设有源区的虚设区域的半导体器件。
技术介绍
随着对半导体器件的高性能、高速度和/或多功能性的需求增加，半导体器件的集成度也在增加。随着半导体器件的集成度增加，诸如电路有源区等的组件的尺寸减小。因此，尺寸变小的电路有源区的可靠性变低。
技术实现思路
本专利技术构思的一些示例实施例提供了可以提高集成度的半导体器件。本专利技术构思的一些示例实施例提供了在提高集成度的同时可以改善可靠性的半导体器件。根据本专利技术构思的一些示例实施例，半导体器件包括：第一外部虚设区域；第二外部虚设区域；和电路区域，所述电路区域位于所述第一外部虚设区域和所述第二外部虚设区域之间。所述电路区域包括电路有源区和电路栅极线，所述第一外部虚设区域包括第一外部虚设有源区和与所述第一外部虚设有源区交叠并且与所述电路栅极线间隔开的第一外部虚设栅极线，所述第二外部虚设区域包括第二外部虚设有源区和与所述第二外部虚设有源区交叠并且与所述电路栅极线间隔开的第二外部虚设栅极线，所述第一外部虚设有源区和所述第二外部虚设有源区均具有：在第一水平方向上延伸的线性形状，或具有包括在所述第一水平方向上布置的同时彼此间隔开的有源部分的形状，并且所述电路有源区被提供为在所述第一外部虚设有源区和所述第二外部虚设有源区之间在所述第一水平方向上布置的多个栅极有源区，并且被提供为在所述第一外部虚设有源区和所述第二外部虚设有源区之间在与所述第一水平方向垂直的第二水平方向上布置的多个电路有源区。根据本专利技术构思的一些示例实施例，半导体器件包括：电路区域；外部虚设区域，所述外部虚设区域与所述电路区域相邻；和栅极切割绝缘区域，所述栅极切割绝缘区域位于所述电路区域和所述外部虚设区域之间。所述外部虚设区域包括外部虚设有源区和与所述外部虚设有源区交叠的外部虚设栅极线，所述电路区域包括：多个电路有源区，所述多个电路有源区面对所述外部虚设有源区并在第一水平方向上布置，以及电路栅极线，所述电路栅极线与所述多个电路有源区交叠，所述外部虚设有源区具有：在所述第一水平方向上延伸的线形形状，或具有包括在所述第一水平方向上顺序地布置的同时彼此间隔开的有源部分的形状，所述栅极切割绝缘区域包括栅极切割图案，所述栅极切割图案介于所述电路栅极线和所述外部虚设栅极线之间，并且将所述电路栅极线和所述外部虚设栅极线分开，并且所述栅极切割图案在所述第一水平方向上布置。根据本专利技术构思的一些示例实施例，半导体器件包括：电路区域；和外部虚设区域，所述外部虚设区域与所述电路区域相邻。所述外部虚设区域包括：外部虚设有源区，所述外部虚设有源区在第一水平方向上延伸，以及外部虚设栅极线，所述外部虚设栅极线与所述外部虚设有源区交叠，并且在垂直于所述第一水平方向的第二水平方向上延伸，所述电路区域包括：电路有源区，所述电路有源区面对所述外部虚设有源区并在所述第一水平方向上多个地布置，以及电路栅极线，所述电路栅极线与所述电路有源区交叠，并且在所述第二水平方向上延伸，所述外部虚设有源区具有在所述第一水平方向上延伸的线形形状，或具有包括在所述第一水平方向上依次地布置的同时彼此间隔开的有源部分的形状，所述电路有源区包括与所述外部虚设有源区相邻的第一侧电路有源区和第二侧电路有源区，所述外部虚设有源区和所述第一侧电路有源区之间的间隔距离小于所述外部虚设有源区和所述第二侧电路有源区之间的间隔距离，并且其他电路有源区不介于所述第一外部虚设有源区和所述第一侧电路有源区之间以及所述第一外部虚设有源区和所述第二侧电路有源区之间。附图说明通过以下结合附图的详细描述，将更加清楚地理解本专利技术构思的上述和其他方面、特征和优点，在附图中：图1A是示出根据一些示例实施例的半导体器件的俯视图；图1B和图1C是示出根据一些示例实施例的半导体器件的截面图；图2A和图2B是示出根据一些示例实施例的半导体器件的修改示例的截面图；图3是示出根据一些示例实施例的半导体器件的修改示例的俯视图；图4是示出根据一些示例实施例的半导体器件的修改示例的俯视图；图5是示出根据一些示例实施例的半导体器件的修改示例的俯视图；图6是示出根据一些示例实施例的半导体器件的修改示例的截面图；和图7A、图7B和图7C是示出根据一些示例实施例的半导体器件的修改示例的图。具体实施方式在下文中，将参照附图描述根据一些示例实施例的半导体器件及形成该半导体器件的方法。首先，将参照图1A描述根据一些示例实施例的半导体器件的平面结构。图1A是示出根据一些示例实施例的半导体器件的俯视图。参照图1A，根据一些示例实施例的半导体器件1可以包括第一外部虚设区域DA1、第二外部虚设区域DA2以及位于第一外部虚设区域DA1和第二外部虚设区域DA2之间的电路区域CA。将理解的是，在一些示例实施例中，第一外部虚设区域DA1或第二外部虚设区域DA2中的至少一个外部虚设区域可以与电路区域CA相邻。半导体器件1可以包括位于第一外部虚设区域DA1和电路区域CA之间的第一栅极切割绝缘区域GC1以及位于第二外部虚设区域DA2和电路区域CA之间的第二栅极切割绝缘区域GC2。电路区域CA可以包括电路有源区6c和电路栅极线30c。电路栅极线30c可以包括与电路有源区6c交叠(例如，在竖直方向D3上交叠)的栅极线。每个电路有源区6c可以具有在第一水平方向D1上延伸的线形形状或条形形状。每个电路栅极线30c可以具有在垂直于第一水平方向D1的第二水平方向D2上延伸的线形形状或条形形状。如图所示，电路栅极线30c可以被理解为在第一水平方向D1上平行布置，使得电路栅极线30c在第二水平方向D2上平行延伸。如图所示，至少一些电路有源区6c可以在第一水平方向D1上彼此间隔开(例如，隔离成彼此不直接接触)。电路区域CA还可以包括内部虚设有源区6cd和与内部虚设有源区6cd交叠的内部虚设栅极线30cd。电路有源区6c可以包括第一电路有源区6ca和第二电路有源区6cb，第一电路有源区6ca和第二电路有源区6cb以大于容许距离范围L1和L2的距离L3间隔开(例如，隔离成彼此不直接接触)。第一电路有源区6ca和第二电路有源区6cb可以在第一水平方向D1上彼此间隔开。在沿第一水平方向D1布置的电路有源区6c当中，除第一电路有源区6ca和第二电路有源区6cb之外的其余电路有源区以容许距离范围L1或L2彼此间隔开(例如，隔离成彼此不直接接触)，并且内部虚设有源区6cd可以设置在第一电路有源区6ca和第二电路有源区6cb之间。例如，在第一水平方向D1上相邻的电路有源区6c当中，一些电路有源区可以以第一距离L1间隔开，一些其他电路有源区可以以本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n第一外部虚设区域；/n第二外部虚设区域；和/n电路区域，所述电路区域位于所述第一外部虚设区域和所述第二外部虚设区域之间，/n其中，所述电路区域包括电路有源区和电路栅极线，/n其中，所述第一外部虚设区域包括第一外部虚设有源区和在竖直方向上与所述第一外部虚设有源区交叠的第一外部虚设栅极线，所述第一外部虚设栅极线隔离成与所述电路栅极线不直接接触，/n其中，所述第二外部虚设区域包括第二外部虚设有源区和在所述竖直方向上与所述第二外部虚设有源区交叠的第二外部虚设栅极线，所述第二外部虚设栅极线隔离成与所述电路栅极线不直接接触，/n其中，所述第一外部虚设有源区和所述第二外部虚设有源区中的每个虚设有源区具有：/n在第一水平方向上延伸的线形形状，或/n包括隔离成彼此不直接接触并且在所述第一水平方向上顺序地延伸的有源部分的形状，并且/n其中，所述电路有源区位于所述第一外部虚设有源区和所述第二外部虚设有源区之间，并且所述电路有源区包括：/n在所述第一水平方向上顺序地延伸的第一多个电路有源区，以及/n在垂直于所述第一水平方向的第二水平方向上顺序地延伸的第二多个电路有源区。/n...

【技术特征摘要】
20191210 KR 10-2019-01639991.一种半导体器件，所述半导体器件包括：
第一外部虚设区域；
第二外部虚设区域；和
电路区域，所述电路区域位于所述第一外部虚设区域和所述第二外部虚设区域之间，
其中，所述电路区域包括电路有源区和电路栅极线，
其中，所述第一外部虚设区域包括第一外部虚设有源区和在竖直方向上与所述第一外部虚设有源区交叠的第一外部虚设栅极线，所述第一外部虚设栅极线隔离成与所述电路栅极线不直接接触，
其中，所述第二外部虚设区域包括第二外部虚设有源区和在所述竖直方向上与所述第二外部虚设有源区交叠的第二外部虚设栅极线，所述第二外部虚设栅极线隔离成与所述电路栅极线不直接接触，
其中，所述第一外部虚设有源区和所述第二外部虚设有源区中的每个虚设有源区具有：
在第一水平方向上延伸的线形形状，或
包括隔离成彼此不直接接触并且在所述第一水平方向上顺序地延伸的有源部分的形状，并且
其中，所述电路有源区位于所述第一外部虚设有源区和所述第二外部虚设有源区之间，并且所述电路有源区包括：
在所述第一水平方向上顺序地延伸的第一多个电路有源区，以及
在垂直于所述第一水平方向的第二水平方向上顺序地延伸的第二多个电路有源区。


2.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第一栅极切割绝缘区域，所述第一栅极切割绝缘区域位于所述第一外部虚设区域和所述电路区域之间；和
第二栅极切割绝缘区域，所述第二栅极切割绝缘区域位于所述第二外部虚设区域和所述电路区域之间，
其中，所述第一栅极切割绝缘区域包括位于所述电路栅极线和所述第一外部虚设栅极线之间的第一栅极切割图案，
其中，所述第二栅极切割绝缘区域包括位于所述电路栅极线和所述第二外部虚设栅极线之间的第二栅极切割图案。


3.根据权利要求1所述的半导体器件，其中，
所述第一外部虚设区域还包括第一边缘栅极线，
所述第一外部虚设栅极线位于所述第一边缘栅极线和所述电路栅极线之间，
所述第一外部虚设栅极线具有彼此平行的线或条的形状，并且
所述第一边缘栅极线的至少一部分为“U”状。


4.根据权利要求3所述的半导体器件，其中，所述第一外部虚设区域还包括第一边缘切割图案，所述第一边缘切割图案位于所述第一边缘栅极线和所述第一外部虚设栅极线之间，以将所述第一边缘栅极线和所述第一外部虚设栅极线隔离成彼此不直接接触。


5.根据权利要求3所述的半导体器件，其中，当在俯视图中观察时，所述第一边缘栅极线和所述第一外部虚设栅极线是单个连续材料块的一部分。


6.根据权利要求3所述的半导体器件，其中，
所述第一外部虚设有源区包括在沿所述第一水平方向顺序地延伸的同时隔离成彼此不直接接触的有源部分，
所述有源部分中的每个有源部分具有在所述第一水平方向上延伸的线或条的形状，并且
所述电路有源区包括在面对所述第一外部虚设有源区的所述有源部分的同时在所述第一水平方向上顺序地延伸的有源区。


7.根据权利要求1所述的半导体器件，其中，
所述电路有源区包括第一侧电路有源区和第二侧电路有源区，所述第一侧电路有源区和所述第二侧电路有源区均与所述第一外部虚设有源区相邻，
所述第一外部虚设有源区和所述第一侧电路有源区之间的距离小于所述第一外部虚设有源区和所述第二侧电路有源区之间的距离，并且
所述电路有源区的其他电路有源区不位于所述第一外部虚设有源区和所述第一侧电路有源区之间，并且不位于所述第一外部虚设有源区和所述第二侧电路有源区之间。


8.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第一栅极切割图案，所述第一栅极切割图案将所述电路栅极线和所述第一外部虚设栅极线隔离成彼此不直接接触，所述第一栅极切割图案位于所述电路栅极线和所述第一外部虚设栅极线之间，
其中，所述第一外部虚设区域还包括第一边缘切割图案，
其中，所述第一外部虚设栅极线位于所述第一边缘切割图案和所述第一栅极切割图案之间，
其中，所述第一栅极切割图案和所述第一边缘切割图案包括相同的绝缘材料，
其中，所述第一外部虚设栅极线具有彼此平行的线或条的形状，并且
其中，所述第一边缘切割图案的至少一部分具有“U”形。


9.根据权利要求1所述的半导体器件，其中，
所述电路区域还包括内部虚设有源区，
所述电路有源区在所述第一水平方向上隔离成彼此不直接接触，
所述电路有源区包括以大于容许距离范围的距离隔离成彼此不直接接触的第一电路有源区和第二电路有源区，
在沿所述第一水平方向顺序地延伸的所述电路有源区当中，除了所述第一电路有源区和所述第二电路有源区之外的其余电路有源区以所述容许距离范围隔离成彼此不直接接触，并且
所述内部虚设有源区位于所述第一电路有源区和所述第二电路有源区之间。


10.根据权利要求9所述的半导体器件，其中，所述第一电路有源区和所述内部虚设有源区之间的距离以及所述第二电路有源区和所述内部虚设有源区之间的距离均在所述容许距离范围内。


11.根据权利要求1的半导体器件，其中，
所述电路区域还包括：
电路源极/漏极区，所述电路源极/漏极区位于所述电路有源区上，
电路接触插塞，所述电路接触插塞位于所述电路源极/漏极区上，使得所述电路接触插塞被配置为电连接到所述电路源极/漏极区，
电路通路，所述电路通路位于所述电路接触插塞上，使得所述电路通路被配置为电连接到所述电路接触插塞，以及
电路布线，所述电路布线电连接到所述电路通路，
所述第一外部虚设区域还包括：
虚设源极/漏极区，所述虚设源极/漏极区位于所述第一外部虚设有源区上，以及
虚设布线，所述虚设布线在所述竖直方向上与所述虚设源极/漏极区交叠并位于与所述电路布线相同的高度水平处，并且
所述虚设布线与所述虚设源极/漏极区电绝缘。


12.根据权利要求11所述的半导体器件，其中，
所述第一外部虚设区域还包括虚设接触插塞而不包括虚设通路，使得所述虚设接触插塞电连接到所述虚设源极/漏极区并且与所述虚设布线电绝缘，或者
所述第一外部虚设区域还包括虚设通路而不包括虚设接触插塞，使得所述虚设通路与所述虚设源极/漏极区电绝缘并且电连接到所述虚设布线。


13.根据权利要求1所述的...

【专利技术属性】
技术研发人员：南善娥，姜秉柱，金柄成，金慧林，朴圣镐，钱钰博，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR