半导体封装件制造技术

一种半导体封装件，包括：包括第一再分布层的再分布基板，位于所述再分布基板上的第一模制构件，位于所述第一模制构件上并且具有再分布焊盘的第二再分布层，位于第二模制构件的上表面上并且电连接到所述第二再分布层的电连接焊盘，以及位于所述第二模制构件上并且具有暴露所述电连接焊盘的至少一部分的开口的钝化层。所述电连接焊盘包括：包含第一金属的导体层和位于所述导体层上且包含第二金属的接触层。所述再分布焊盘包括不同于所述第一金属和所述第二金属的第三金属。所述电连接焊盘的被所述开口暴露的所述部分的宽度大于所述再分布焊盘的宽度。

【技术实现步骤摘要】
半导体封装件相关申请的交叉引用本申请要求于2019年12月17日向韩国知识产权局提交的韩国专利申请No.10-2019-0168552的优先权，其公开内容通过引用全部合并于此。
本公开总体上涉及半导体封装件，并且更具体地，涉及包括用于进行电连接的再分布层的半导体封装件。
技术介绍
尽管可能需要半导体器件来处理大容量数据，但是其体积已经逐渐减小。因此，在包括彼此不同的半导体耦接芯片的层叠封装(POP)构造中，设置在下封装件的背面上的电连接焊盘的数目和将电连接焊盘电连接到第一再分布层RDL的背面互连线的数目已经增加。然而，由于要求电连接焊盘具有标准尺寸的面积，因此可能难以将面积减小到预定尺寸或更小，并且在减小背面互连线的宽度和空间方面可能存在技术限制。
技术实现思路
示例实施例提供了一种通过使用第二再分布层而具有提高的集成密度和可靠性的半导体封装件。根据示例实施例，一种半导体封装件，包括：再分布基板，所述再分布基板包括第一再分布层；半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；第二再分布层，所述第二再分布层位于所述第一模制构件上并且具有再分布焊盘；竖直连接结构，所述竖直连接结构位于所述再分布基板与所述第二再分布层之间并且将所述第一再分布层和所述第二再分布层彼此电连接；第二模制构件，所述第二模制构件位于所述第一模制构件上以及所述第二再分布层的至少一部分上；电连接焊盘，所述电连接焊盘位于所述第二模制构件的最上表面上并且电连接到所述第二再分布层；以及钝化层，所述钝化层位于所述第二模制构件上并且具有暴露所述电连接焊盘的至少一部分的开口。所述电连接焊盘包括：包含第一金属的导体层和位于所述导体层上且包含第二金属的接触层。所述再分布焊盘包括不同于所述第一金属和所述第二金属的第三金属。所述电连接焊盘的被所述开口暴露的所述部分的宽度大于所述再分布焊盘的宽度。根据示例实施例，一种半导体封装件，包括：再分布基板，所述再分布基板包括第一再分布层；半导体芯片，所述半导体芯片位于所述再分布基板上；第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；第二再分布层，所述第二再分布层位于所述第一模制构件上并且包括再分布焊盘；竖直连接结构，所述竖直连接结构位于所述再分布基板上并且将所述第一再分布层和所述第二再分布层彼此电连接；第二模制构件，所述第二模制构件位于所述第一模制构件上并且覆盖所述第二再分布层的至少一部分；以及电连接结构，所述电连接结构位于所述第二模制构件上并且电连接到所述再分布焊盘。所述电连接结构包括包含镍(Ni)的导体层以及位于所述导体层的上表面上并且包含金(Au)的接触层。所述再分布焊盘包括铜(Cu)。根据示例实施例，一种半导体封装件，包括：再分布基板，所述再分布基板包括第一再分布层；半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；多个竖直连接结构，所述多个竖直连接结构嵌入在所述第一模制构件中并且电连接到所述第一再分布层；第二模制构件，所述第二模制构件包括基础模制层和堆积模制层，所述基础模制层位于所述第一模制构件的上表面上，所述堆积模制层位于所述基础模制层的上表面上；第二再分布层，所述第二再分布层位于所述基础模制层的上表面上，并且包括多个再分布焊盘以及将所述多个再分布焊盘和所述多个竖直连接结构彼此电连接的多个再分布图案；以及多个电连接结构，每个所述电连接结构位于所述第二模制构件上并且具有焊盘部分和通路部分，所述焊盘部分从所述堆积模制层的上表面突出，所述通路部分穿过所述堆积模制层与所述多个再分布焊盘中的至少一个再分布焊盘物理接触。所述多个电连接结构包括包含镍(Ni)的导体层以及位于所述导体层的上表面上并且包含金(Au)的接触层。所述多个再分布焊盘包括彼此相邻的第一背面再分布焊盘和第二背面再分布焊盘。所述多个电连接结构包括分别对应于所述第一背面再分布焊盘和所述第二背面再分布焊盘的第一背面电连接结构和第二背面电连接结构。所述多个再分布图案在所述第一背面再分布焊盘与所述第二背面再分布焊盘之间延伸，并且在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，所述多个再分布图案当中的一个或更多个再分布图案与所述第一背面电连接结构和所述第二背面电连接结构中的至少一者竖直交叠。附图说明从以下结合附图的详细描述中，将更加清楚地理解本公开的上述以及其他方面、特征和优点。图1是根据本专利技术构思的一些示例实施例的半导体封装件的截面图。图2是示出了与图1的半导体封装件中的区域“A”相对应的元件的示意性俯视图。图3是根据本专利技术构思的其他示例实施例的半导体封装件的截面图。图4A至图6B是示出图3的半导体封装件中的元件的各种示例的示意性俯视图。图7是根据本专利技术构思的其他示例实施例的半导体封装件的截面图。图8是示出了与图7的半导体封装件中的区域“B”相对应的元件的示意性俯视图。图9是根据本专利技术构思的其他示例实施例的半导体封装件的截面图。图10是示出了与图9的半导体封装件中的区域“C”相对应的元件的示意性俯视图。图11A和图11B是示出根据本专利技术构思的一些实施例的半导体封装件的元件的示意性截面图。图12是根据本专利技术构思的其他示例实施例的半导体封装件的截面图。图13是根据本专利技术构思的其他示例实施例的半导体封装件的截面图。图14是根据本专利技术构思的一些示例实施例的层叠封装结构的截面图。图15是根据本专利技术构思的其他示例实施例的层叠封装结构的截面图。图16是根据本专利技术构思的其他示例实施例的层叠封装结构的截面图。具体实施方式在下文中，将参照附图详细描述本专利技术构思的实施例。在附图中，相同的附图标记用于相同的元件，并且将省略其重复描述。如本文所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。将理解的是，当元件被称为位于另一个元件“上”、“附接”到另一个元件、“连接”到另一个元件、与另一个元件“耦接”、“接触”另一个元件等时，它可以直接位于另一个元件上、直接附接到另一个元件、直接连接到另一个元件、直接与另一个元件耦接、或直接接触另一个元件，或者也可以存在中间元件。相比之下，当元件被称为例如“直接”位于另一个元件“上、“直接附接”到另一个元件、“直接连接”到另一个元件、“直接”与另一个元件“耦接”、“直接接触”另一个元件时，则不存在中间元件。要注意的是，针对一个实施例描述的各方面可以被并入不同的实施例中，尽管未对其做具体描述。也就是说，可以以任何方式和/或组合来组合所有实施例和/或任何实施例的特征。图1是根据本专利技术构思的一些示例实施例的半导体封装件100A的截面图，并且图2是示出了与图1的半导体封装件100A中的区域“A”相对应的元件的示意性俯视图。图2示出了当从上方(即，俯视本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n再分布基板，所述再分布基板包括第一再分布层；/n半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；/n第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；/n第二再分布层，所述第二再分布层位于所述第一模制构件上并且具有再分布焊盘；/n竖直连接结构，所述竖直连接结构位于所述再分布基板与所述第二再分布层之间并且将所述第一再分布层和所述第二再分布层彼此电连接；/n第二模制构件，所述第二模制构件位于所述第一模制构件上以及所述第二再分布层的至少一部分上；/n电连接焊盘，所述电连接焊盘位于所述第二模制构件的最上表面上并且电连接到所述第二再分布层；以及/n钝化层，所述钝化层位于所述第二模制构件上并且具有暴露所述电连接焊盘的至少一部分的开口，/n其中，所述电连接焊盘包括：包含第一金属的导体层和位于所述导体层上且包含第二金属的接触层，/n其中，所述再分布焊盘包括不同于所述第一金属和所述第二金属的第三金属，并且/n其中，所述电连接焊盘的被所述开口暴露的所述部分的宽度大于所述再分布焊盘的宽度。/n

【技术特征摘要】
20191217 KR 10-2019-01685521.一种半导体封装件，包括：
再分布基板，所述再分布基板包括第一再分布层；
半导体芯片，所述半导体芯片位于所述再分布基板上并且电连接到所述第一再分布层；
第一模制构件，所述第一模制构件位于所述再分布基板和所述半导体芯片上；
第二再分布层，所述第二再分布层位于所述第一模制构件上并且具有再分布焊盘；
竖直连接结构，所述竖直连接结构位于所述再分布基板与所述第二再分布层之间并且将所述第一再分布层和所述第二再分布层彼此电连接；
第二模制构件，所述第二模制构件位于所述第一模制构件上以及所述第二再分布层的至少一部分上；
电连接焊盘，所述电连接焊盘位于所述第二模制构件的最上表面上并且电连接到所述第二再分布层；以及
钝化层，所述钝化层位于所述第二模制构件上并且具有暴露所述电连接焊盘的至少一部分的开口，
其中，所述电连接焊盘包括：包含第一金属的导体层和位于所述导体层上且包含第二金属的接触层，
其中，所述再分布焊盘包括不同于所述第一金属和所述第二金属的第三金属，并且
其中，所述电连接焊盘的被所述开口暴露的所述部分的宽度大于所述再分布焊盘的宽度。


2.根据权利要求1所述的半导体封装件，其中，所述第二模制构件包括基础模制层和堆积模制层，所述基础模制层位于所述第一模制构件的上表面上，所述堆积模制层位于所述基础模制层的上表面上，
其中，所述第二再分布层的所述再分布焊盘位于所述基础模制层的上表面上，并且所述堆积模制层位于所述再分布焊盘的一部分上，
其中，所述电连接焊盘位于所述堆积模制层的上表面上，
其中，所述第二再分布层从所述再分布焊盘的一侧沿着所述基础模制层的上表面延伸，并且具有通过延伸穿过所述基础模制层的背面通路电连接到所述竖直连接结构的再分布图案，
其中，所述再分布焊盘包括彼此相邻的第一背面再分布焊盘和第二背面再分布焊盘，
其中，所述电连接焊盘包括：在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，位于所述第一背面再分布焊盘上方的第一电连接焊盘和位于所述第二背面再分布焊盘上方的第二电连接焊盘，
其中，所述再分布图案包括在所述第一背面再分布焊盘与所述第二背面再分布焊盘之间延伸的多个再分布图案，并且
其中，在所述半导体封装件的所述截面图中，所述多个再分布图案当中的一个或更多个再分布图案与所述第一电连接焊盘和所述第二电连接焊盘中的至少一者竖直交叠。


3.根据权利要求2所述的半导体封装件，其中，所述第一电连接焊盘与所述第二电连接焊盘之间的距离小于所述第一背面再分布焊盘与所述第二背面再分布焊盘之间的距离。


4.根据权利要求1所述的半导体封装件，其中，所述电连接焊盘具有其中形成有多个第一凹槽的外部区域，所述多个第一凹槽延伸穿过所述接触层和所述导体层，
其中，所述钝化层位于所述电连接焊盘的所述外部区域上。


5.根据权利要求4所述的半导体封装件，其中，所述电连接焊盘具有其中形成有多个第二凹槽的内部区域，所述多个第二凹槽延伸穿过所述接触层和所述导体层，
其中，所述电连接焊盘的所述内部区域没有所述钝化层。


6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
电连接图案，所述电连接图案位于所述第二模制构件的所述最上表面上并且从所述电连接焊盘延伸，
其中，所述电连接图案通过延伸穿过所述第二模制构件的电连接通路连接到所述再分布焊盘，并且
其中，所述电连接焊盘偏离所述再分布焊盘。


7.根据权利要求1所述的半导体封装件，其中，所述第二再分布层包括彼此间隔开的多个第二再分布层，
其中，旁路布线层位于与所述电连接焊盘相同的水平高度上，并且将所述多个第二再分布层彼此电连接，并且
其中，所述旁路布线层与所述电连接焊盘间隔开。


8.根据权利要求7所述的半导体封装件，其中，所述钝化层位于所述旁路布线层的上表面上。


9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
电连接通路，在所述再分布基板用作基础参考平面的所述半导体封装件的截面图中，所述电连接通路形成在所述电连接焊盘下方，并且穿过所述第二模制部件将所述电连接焊盘和所述再分布焊盘彼此电连接，
其中，在所述截面图中，所述导体层包括在所述第二模制构件上沿竖直方向延伸的主体层，以及穿过所述第二模制构件并且朝向所述再分布焊盘延伸的通路主体层。
<...

【专利技术属性】
技术研发人员：权容焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR