具有在浅沟槽下的深插塞的集成设备制造技术

本公开的各实施例涉及具有在浅沟槽下的深插塞的集成设备。集成设备包括深插塞。深插塞由深沟槽形成，深沟槽从浅沟槽隔离的浅表面在半导体主体中延伸。沟槽接触件通过浅沟槽，在浅沟槽的浅表面处与深沟槽的导电填料接触。系统包括至少一个具有深插塞的集成设备。而且，用于制造该集成设备的对应过程包括以下步骤：在形成浅沟槽隔离和沟槽窗口之前形成和填充深沟槽，沟槽接触件延伸通过该沟槽窗口以与导电填料接触。半导体主体具有一定厚度，并且深沟槽小于该厚度地延伸到半导体主体中。

【技术实现步骤摘要】
具有在浅沟槽下的深插塞的集成设备相关申请的交叉引用本申请要求于2019年12月18日提交的意大利专利申请号102019000024532的优先权权益，其内容在法律允许的最大范围内通过引用以其整体并入于此。
本公开涉及集成设备的领域。更具体地，本公开涉及深插塞。
技术介绍
在下文中，通过与本公开的上下文有关的技术的讨论来引入本公开的背景。然而，即使在该讨论涉及文档、动作、工件等时，它也不暗示或表示所讨论的技术是现有技术的一部分或在与本公开相关的领域中是公知常识。深沟槽通常被用在集成设备中，以到达其中集成了它们的芯片(例如，其衬底)的深区域。深沟槽可以填充有(电)绝缘材料。在该情况下，深沟槽被用在深沟槽隔离(DTI)技术中，以将每个芯片的不同区域(深度地)绝缘。深沟槽在其侧表面也可以用(电)绝缘材料涂覆，然后用(电气)导电材料填充，在该情况下，深沟槽用作深插塞，以从每个芯片的前表面(电)接触每个芯片的深区域。例如，深插塞通常用于偏置芯片的衬底，用于从衬底收集寄生电流等。通常，每个深沟槽(当被用作深插塞时)通过从前表面(通过对应的掩模)蚀刻芯片直到达到所需深度来形成。沟槽然后用绝缘材料(利用专用步骤在其底部打开)涂覆并且用导电材料填充。最后，绝缘材料被平坦化直到到达芯片的前表面。但是，深插塞要求专用的设计规则。特别地，填充深沟槽的导电材料的平坦化非常难以准确地控制(在深沟槽上及其周围)。因此，该导电材料通常在前表面处表现出凸起或凹陷。由于后续的过程步骤，填充深沟槽的导电材料的非平坦性引起在芯片的前表面上留下导电残留物的风险。在芯片的前表面处的深插塞周围生成的对应电场可能会干扰被集成在相同芯片上的部件的操作。这降低了集成设备的性能和可靠性(例如，缺陷和故障风险增加)。因此，为了确保这些部件的正确操作，它们通常通过对应的防护区域与前表面上的深插塞间隔开。但是，防护区域(其中没有集成任何部件)浪费了芯片的面积；这不利地影响了集成设备的尺寸。
技术实现思路
为了提供对本公开的基本理解，在本文给出本公开的简要概述。然而，该概述的唯一目的是以简化的形式介绍本公开的一些概念，作为其随后的更详细描述的序言，并且不应当被解释为其关键要素的标识或其范围的描述。一般而言，本公开是基于在浅沟槽之下形成深插塞的思想。特别地，一个方面提供了一种包括深插塞的集成设备。该深插塞包括：深沟槽，其从浅沟槽的浅表面在半导体主体中延伸；以及沟槽接触件，其在浅沟槽的浅表面处通过浅沟槽与深沟槽的导电填料接触。另外的方面提供了一种包括至少一个如上所述的集成设备的系统。另外的方面提供了用于制造该集成设备的对应过程。更具体地，本公开的一个或多个方面在独立权利要求中被陈述，并且其有利特征在从属权利要求中被陈述，所有权利要求的措词通过引用被逐字地并入本文(参考任何特定的方面来提供任何有利特征，这些特定方面在必要修改后可以应用于每个其他方面)。附图说明本公开的解决方案以及其另外的特征和优点将参考以下纯粹通过非限制性的指示给出以待结合附图阅读的其详细描述来最好地理解(其中，为简单起见，对应的元素用相同或类似的附图标记指示，并且其解释不再被重复，并且每个实体的名称通常用于指示其类型及其属性，例如，值、内容和表示)。在该方面中，明确地旨在，附图不必按比例绘制(具有可以被夸大和/或简化的一些细节)，并且除非另有指定以外，否则它们仅用于概念性地说明本文描述的结构和程序。特别地：图1以截面图示出了根据本公开的一个实施例的集成设备的示意性表示；图2A-图2J示出了根据本公开的一个实施例的集成设备的制造过程的主要步骤；图3以截面图示出了根据本公开的一个实施例的另外的集成设备的示意性表示；图4A-图4B示出了根据本公开的一个实施例的另外的集成设备的制造过程的主要步骤；以及图5示出了包含根据本公开的一个实施例的集成设备的系统的示意性框图。具体实施方式特别地参考图1，以截面图示出了根据本公开的一个实施例的集成设备100的示意性表示。集成设备100被集成在半导体主体上，半导体主体例如是具有一定厚度的半导体材料(诸如硅)的芯片(或裸片或层)105。芯片105具有(主)前表面110(用于接触被集成在芯片105上的部件，图中未示出)。集成设备100包括一个深插塞115(或多个)，深插塞115用于深度地(电)接触芯片105(例如，用于偏置芯片105的衬底(图中未指示)，用于从衬底收集寄生电流等)。深插塞115包括深沟槽120。深沟槽120从前表面110在芯片105中(深度地)延伸，延伸到小于该厚度的(深)深度Dd。深沟槽120具有在深度Dd处的深(底部)表面125(埋在芯片105内)，并且具有横向(侧)表面，该横向(侧)表面涂覆有(电)绝缘材料(诸如氧化硅)的绝缘涂层130，但是其中深沟槽的底部未被涂覆；然后用(电气)导电材料(诸如，掺杂的多晶硅)的导电填料135填充(经涂覆的)深沟槽120，以使该导电填料在深沟槽120的底部与芯片105进行物理接触和电接触。提供(电气)导电材料(诸如金属)的沟槽接触件140以与导电填料135接触。为此，沟槽接触件140穿过对应的窗口，该窗口穿过(电气)绝缘材料(例如二氧化硅)的保护层145打开，保护层145覆盖整个芯片105(在前表面110上)。集成设备100还包括一个浅沟槽150(或多个)。浅沟槽150在芯片105中从前表面110延伸到(浅)深度Ds；深度Ds(严格地)小于深度Dd，例如，其中深度Dd等于深度Ds的5-100倍。浅沟槽150在深度Ds处具有浅(底部)表面155(被埋入在芯片105内，没有深表面125那么深)。浅沟槽150填充有(电)绝缘材料(诸如，氧化硅)的绝缘填料160。浅沟槽通常被用在浅沟槽隔离(STI)技术中，以将每个芯片的不同区域(浅)绝缘(并且特别地用于防止芯片中相邻部件之间的电流泄漏)。在根据本公开的一个实施例的解决方案中，深沟槽120在芯片105中从(浅沟槽150的)浅表面155延伸到深度Dd。此外，沟槽接触件140在浅沟槽的浅表面155处通过浅沟槽150接触导电填料135。为此，沟槽接触件140穿过(沟槽)窗口165，穿过(经填充的)浅沟槽150打开窗口165。上述解决方案不要求针对深插塞115的专用设计规则。实际上，在这种情况下，没有在前表面110上留下导电残留物的风险。这避免了(或至少基本减少了)对被集成在芯片105上的部件的操作的任何干扰。因此，在深插塞115周围不需要防护区域(或至少一个非常窄的防护区域)。以上所有内容涉及芯片105的面积的显著节省，对集成设备100的尺寸具有有益的影响(同时，其性能和可靠性没有任何降级)。现在参考图2A-图2J，根据本公开的一个实施例的集成设备的制造过程的主要步骤被示出。从图2A开始，在具有一定厚度的半导体材料的晶片(或层)205的水平下执行制造过程，其中相同本文档来自技高网...

【技术保护点】
1.一种集成设备，包括：/n半导体主体，具有主表面和一厚度；以及/n深插塞，包括：/n深沟槽，从所述主表面延伸到所述半导体主体中达小于所述厚度的深深度，所述深沟槽具有侧表面，所述侧表面涂覆有电绝缘材料的绝缘涂层，并且所述深沟槽具有导电材料的导电填料，所述导电填料填充经涂覆的所述深沟槽，并且在所述深沟槽的底部处与所述半导体主体进行物理接触和电接触；/n导电材料的沟槽接触件，与所述导电填料接触；和/n浅沟槽，从所述主表面延伸到所述半导体主体中，所述浅沟槽在距所述主表面的浅深度处具有浅表面，所述浅深度小于所述深深度，所述浅沟槽填充有电绝缘材料的绝缘填料；/n其中所述深沟槽在所述浅表面处从所述浅沟槽延伸达所述深深度；并且/n其中所述沟槽接触件通过沟槽窗口在所述浅表面处与所述导电填料接触，所述沟槽窗口存在于用于所述浅沟槽的所述绝缘填料中。/n

【技术特征摘要】
20191218 IT 1020190000245321.一种集成设备，包括：
半导体主体，具有主表面和一厚度；以及
深插塞，包括：
深沟槽，从所述主表面延伸到所述半导体主体中达小于所述厚度的深深度，所述深沟槽具有侧表面，所述侧表面涂覆有电绝缘材料的绝缘涂层，并且所述深沟槽具有导电材料的导电填料，所述导电填料填充经涂覆的所述深沟槽，并且在所述深沟槽的底部处与所述半导体主体进行物理接触和电接触；
导电材料的沟槽接触件，与所述导电填料接触；和
浅沟槽，从所述主表面延伸到所述半导体主体中，所述浅沟槽在距所述主表面的浅深度处具有浅表面，所述浅深度小于所述深深度，所述浅沟槽填充有电绝缘材料的绝缘填料；
其中所述深沟槽在所述浅表面处从所述浅沟槽延伸达所述深深度；并且
其中所述沟槽接触件通过沟槽窗口在所述浅表面处与所述导电填料接触，所述沟槽窗口存在于用于所述浅沟槽的所述绝缘填料中。


2.根据权利要求1所述的集成设备，其中所述浅沟槽与所述深沟槽同轴，其中所述浅沟槽的、平行于所述主表面截取的截面大于所述深沟槽的、平行于所述主表面截取的截面，并且其中穿过所述浅沟槽的所述沟槽窗口暴露所述导电填料的中心部分，所述沟槽接触件通过所述沟槽窗口与所述导电填料的所述中心部分接触。


3.根据权利要求1所述的集成设备，还包括：
第一另外的浅沟槽，将所述半导体主体的低电压区域绝缘；
第二另外的浅沟槽，将所述半导体主体的高电压区域绝缘；
其中所述低电压区域包括：
所述集成设备的一个或多个低电压部件，被设计成在低电压处工作；和
一个或多个有源区域，从所述主表面在所述低电压区域中延伸；
其中所述高电压区域包括：
所述集成设备的一个或多个高电压部件，被设计成在高于所述低电压的高电压处工作；和
一个或多个有源区域，从所述另外的浅沟槽中的至少一个选择的浅沟槽的所述浅表面在所述高电压区域中延伸。


4.根据权利要求3所述的集成设备，其中所述主表面与所述浅沟槽的所述浅表面之间和与所述第二另外的浅沟槽的浅表面之间的界面表面，与所述主表面形成20°-70°的角度。


5.根据权利要求1所述的集成设备，其中所述沟槽窗口的表面与所述主表面形成一角度，所述角度小于由所述主表面与所述浅沟槽的所述浅表面之间的界面表面形成的角度。


6.根据权利要求1所述的集成设备，还包括：
另外的浅沟槽，将所述半导体主体的低电压区域绝缘；
其中所述低电压区域包括：
所述集成设备的一个或多个低电压部件，被设计成在低电压处工作；以及
一个或多个有源区域，从所述主表面在所述低电压区域中延伸。


7.一种系统，包括至少一个根据权利要求6所述的集成设备。


8.根据权利要求1所述的集成设备，还包括：
另外的浅沟槽，将所述半导体主体的高电压区域绝缘；
其中所述高电压区域包括：
所述集成设备的一个或多个高电压部件，被设计成在高于所述低电压的高电压处下工作；以及
一个或多个有源区域，从所述另外的浅沟槽中的至少一个选择的浅沟槽的所述浅表面在所述高电压区域中延伸。


9.一种系统，包括至少一个根据权利要求7所述的集成设备。...

【专利技术属性】
技术研发人员：A·帕勒亚里，S·D·马里亚尼，I·巴尔迪，D·布拉泽利，A·P·梅利尼，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT