半导体封装件制造技术

一种半导体封装件包括：再分布衬底，具有第一表面和第二表面，以及绝缘构件和在所述绝缘构件中设置在不同水平高度并且电连接到一起的多个再分布层；多个凸块下金属(UBM)焊盘，位于所述绝缘构件中并且连接到所述多个再分布层当中的与所述第一表面相邻的再分布层，所述多个UBM焊盘具有暴露于所述再分布衬底的所述第一表面的下表面；虚设图案，在所述绝缘构件中位于所述UBM焊盘之间，所述虚设图案的下表面位于比所述UBM焊盘的下表面高的水平高度处；以及至少一个半导体芯片，位于所述再分布衬底的所述第二表面上，并且具有电连接到所述多个再分布衬底当中的与所述第二表面相邻的再分布层的多个接触焊盘。

【技术实现步骤摘要】
半导体封装件相关申请的交叉引用通过引用将于2019年12月11日在韩国知识产权局提交的并且标题为：“SemiconductorPackageandMethodofManufacturingtheSame(半导体封装件及其制造方法)”的韩国专利申请No.10-2019-0164467的整体并入本文。
实施例涉及半导体封装件及其制造方法。
技术介绍
半导体封装件以适合在电子产品中使用的形式实现诸如集成电路的半导体芯片。一直以小型化、重量轻和降低制造成本为追求来开发半导体封装件。
技术实现思路
实施例涉及一种半导体封装件，所述半导体封装件包括：再分布衬底，所述再分布衬底具有彼此相对设置的第一表面和第二表面，并且包括绝缘构件和在所述绝缘构件中分别设置在多个不同水平高度并且彼此电连接的多个再分布层；多个凸块下金属(UBM)焊盘，所述多个UBM焊盘设置在所述绝缘构件中并且连接到所述多个再分布层当中的与所述再分布衬底的所述第一表面相邻的再分布层，所述多个UBM焊盘具有暴露于所述再分布衬底的所述第一表面的下表面；虚设图案，所本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n再分布衬底，所述再分布衬底具有彼此相对设置的第一表面和第二表面，并且包括绝缘构件和在所述绝缘构件中分别设置在多个不同水平高度并且彼此电连接的多个再分布层；/n多个凸块下金属焊盘，所述多个凸块下金属焊盘设置在所述绝缘构件中并且连接到所述多个再分布层当中的与所述再分布衬底的所述第一表面相邻的再分布层，所述多个凸块下金属焊盘具有暴露于所述再分布衬底的所述第一表面的下表面；/n虚设图案，所述虚设图案在所述绝缘构件中设置在所述多个凸块下金属焊盘之间，所述虚设图案的下表面位于比所述多个凸块下金属焊盘的下表面高的水平高度处，以及/n至少一个半导体芯片，所述至少一个半导体芯片设...

【技术特征摘要】
20191211 KR 10-2019-01644671.一种半导体封装件，包括：
再分布衬底，所述再分布衬底具有彼此相对设置的第一表面和第二表面，并且包括绝缘构件和在所述绝缘构件中分别设置在多个不同水平高度并且彼此电连接的多个再分布层；
多个凸块下金属焊盘，所述多个凸块下金属焊盘设置在所述绝缘构件中并且连接到所述多个再分布层当中的与所述再分布衬底的所述第一表面相邻的再分布层，所述多个凸块下金属焊盘具有暴露于所述再分布衬底的所述第一表面的下表面；
虚设图案，所述虚设图案在所述绝缘构件中设置在所述多个凸块下金属焊盘之间，所述虚设图案的下表面位于比所述多个凸块下金属焊盘的下表面高的水平高度处，以及
至少一个半导体芯片，所述至少一个半导体芯片设置在所述再分布衬底的所述第二表面上，并且具有电连接到所述多个再分布层当中的与所述再分布衬底的所述第二表面相邻的再分布层的多个接触焊盘。


2.根据权利要求1所述的半导体封装件，其中，所述虚设图案与所述多个凸块下金属焊盘当中的相邻的凸块下金属焊盘间隔开30μm或更小的距离。


3.根据权利要求1所述的半导体封装件，其中，所述虚设图案与所述再分布衬底的所述第一表面间隔开2μm或更大的距离。


4.根据权利要求1所述的半导体封装件，其中，所述多个凸块下金属焊盘和所述虚设图案具有基本共面的上表面。


5.根据权利要求1所述的半导体封装件，其中，所述多个凸块下金属焊盘具有凹入的上表面，并且所述虚设图案具有凸出的上表面。


6.根据权利要求1所述的半导体封装件，其中，所述多个凸块下金属焊盘各自的厚度大于与其连接的所述再分布层的厚度。


7.根据权利要求1所述的半导体封装件，其中，
所述绝缘构件包括多个绝缘层，并且
所述多个凸块下金属焊盘设置在所述多个绝缘层当中的与所述再分布衬底的所述第一表面相邻的第一绝缘层上，并且
所述第一绝缘层包括从所述再分布衬底的所述第一表面顺序设置的第一绝缘膜和第二绝缘膜。


8.根据权利要求7所述的半导体封装件，其中，用于所述多个凸块下金属焊盘的晶种层设置在所述多个凸块下金属焊盘与所述第一绝缘膜之间，并且不存在于所述多个凸块下金属焊盘与所述第二绝缘膜之间。


9.根据权利要求7所述的半导体封装件，其中，所述虚设图案设置在所述第一绝缘膜上，并且被所述第二绝缘膜覆盖。


10.根据权利要求9所述的半导体封装件，其中，用于所述虚设图案的晶种层设置在所述虚设图案与所述第一绝缘膜之间，并且不存在于所述虚设图案与所述第二绝缘膜之间。


11.根据权利要求1所述的半导体封装件，其中，
所述多个再分布层包括连接设置在相邻水平高度处的再分布层的再分布通路，并且
所述再分布通路具有...

【专利技术属性】
技术研发人员：蔡昇训，徐永官，李在彦，文昭渊，赵兮英，徐一钟，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR