一种无引线框架的嵌入式IPM封装结构制造技术

本发明专利技术公开了一种无引线框架的嵌入式IPM封装结构，包括IPM封装结构本体，所述IPM封装结构本体主要包括绝缘陶瓷基板及设置在该缘陶瓷基板上的芯片模块，且所述绝缘陶瓷基板的上表面与芯片模块之间包覆设置有一层层压箔，该层压箔对应于芯片模块控制端口、集电极和发射极的位置上分别开设有与对应芯片或缘陶瓷基板连通的通孔，层压箔的上表面设置有一层渗入在通孔内并与芯片模块电性连接的填充铜层，所述填充铜层的上表面蚀刻有排线图形，填充铜层上覆盖有一层用于保护排线图形的阻焊层；所述缘陶瓷基板上设置有作为IPM封装结构本体引脚的焊接点；所述芯片模块包括驱动芯片、IGBT芯片及FWD芯片。

【技术实现步骤摘要】
一种无引线框架的嵌入式IPM封装结构
本专利技术涉及IPM封装
，具体涉及一种无引线框架的嵌入式IPM封装结构。
技术介绍
智能功率模块(IPM)是IntelligentPowerModule的缩写，是一种将电力电子和集成电路技术结合的功率驱动类半导体封装结构。与传统的分立式半导体封装结构相比，智能功率模块以其高集成度、高可靠性等优势而得到越来越广泛的应用。传统的智能功率模块通常是在平面结构的基板上装配各类电子元件，而随着半导体封装结构朝着小尺寸化、集成化的方向发展，如何提高智能功率模块的集成度且减少智能功率模块的尺寸是越来越多的技术人员关注的问题。此外，现有传统型IPM封装结构驱动芯片与IGBT芯片分别在引线框架和DBC上特定位置进行固定，IGBT芯片、FWD芯片以及驱动芯片之间的电气连接往往采用键合线的方式，导致塌线等问题成为了IPM生产中的一个难点。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种体积较小、可进一步提高模块功率密度的无引线框架的嵌入式IPM封装结构。本专利技术的目的是通过如下技术方案来完成的，一种无引线框架的嵌入式IPM封装结构，包括IPM封装结构本体，所述IPM封装结构本体主要包括绝缘陶瓷基板及设置在该缘陶瓷基板上的芯片模块，且所述绝缘陶瓷基板的上表面与芯片模块之间包覆设置有一层层压箔，该层压箔对应于芯片模块控制端口、集电极和发射极的位置上分别开设有与对应芯片或缘陶瓷基板连通的通孔，层压箔的上表面设置有一层渗入在通孔内并与芯片模块电性连接的填充铜层，所述填充铜层的上表面蚀刻有排线图形，填充铜层上覆盖有一层用于保护排线图形的阻焊层；所述缘陶瓷基板上设置有作为IPM封装结构本体引脚的焊接点。进一步地，所述芯片模块包括驱动芯片、IGBT芯片及FWD芯片。进一步地，所述绝缘陶瓷基板包括依次设置的上铜层、绝缘陶瓷层和下铜层。进一步地，所述填充铜层通过电镀的方式填充到对应通孔内。本专利技术的有益技术效果在于：本专利技术通过在填充铜层上表面蚀刻排线图形的方式解决了现有技术中键合线塌线等问题，而且使模块的体积大大减小，进一步提高了模块的功率密度。同时，采用焊接点替代引线框架，使之替代引线框架的电气功能，可以进一步降低模块生产成本。附图说明图1为本专利技术的绝缘陶瓷基板及芯片排布示意图；图2为本专利技术所述层压箔的位置示意图；图3为本专利技术所述层压箔的打孔位置示意图；图4为本专利技术的整体结构示意图。具体实施方式为使本领域的普通技术人员更加清楚地理解本专利技术的目的、技术方案和优点，以下结合附图和实施例对本专利技术做进一步的阐述。在本专利技术的描述中，需要理解的是，“上”、“下”、“左”、“右”、“内”、“外”、“横向”、“竖向”等术语所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术，而不是指示或暗示所指的装置或原件必须具有特定的方位，因此不能理解为对本专利技术的限制。本专利采用无引线框架芯片嵌入式封装结构，利用填充铜蚀刻排线来替代传统键合线，以解决键合线塌线等问题，而且由于不需要使用引线框架，使模块的空间占比大大减小，有效的减少了外围电路IPM使用所占空间。如图1-4所示，本专利技术所述的一种无引线框架的嵌入式IPM封装结构，包括IPM封装结构本体，所述IPM封装结构本体主要包括绝缘陶瓷基板1及设置在该缘陶瓷基板上1的芯片模块，且所述绝缘陶瓷基板1的上表面与芯片模块之间包覆设置有一层层压箔2，该层压箔2对应于芯片模块控制端口、集电极和发射极的位置上分别开设有与对应芯片或缘陶瓷基板连通的通孔3，层压箔2的上表面设置有一层渗入在通孔3内并与芯片模块电性连接的填充铜层4，通过填充铜层4实现驱动芯片对IGBT的开关控制；所述填充铜层4的上表面蚀刻有排线图形以替代传统的键合线，填充铜层4上覆盖有一层阻焊层5，以在焊接时保护内部填充铜层，防止蚀刻的填充铜线路被破坏；所述缘陶瓷基板1上设置有作为IPM封装结构本体引脚的焊接点6，以焊接点代替传统IPM的引脚，可以直接通过焊接点焊接到外部电路PCB板上，极大的减少了IPM的材料成本。参照图1-4所示，所述芯片模块包括驱动芯片7、IGBT芯片8及FWD芯片9，所述绝缘陶瓷基板1包括依次设置的上铜层、绝缘陶瓷层和下铜层；所述填充铜层4通过电镀的方式填充到对应通孔3内。本技术方案中，驱动芯片7、IGBT芯片8和FWD芯片9均固接在绝缘陶瓷基板上，由于目前IPM模块IGBT芯片与FWD表面均有电极，为层压箔打孔位置，通过填充铜与驱动芯片连接，保证了产品的电气回路。本IPM封装结构的封装方法工艺流程如下：先采用印刷方法进行FWD及IGBT固晶，然后回流固化，接着覆盖上层压箔，并在层压箔对应的电气位置上打孔，通过电镀在孔位置上覆盖上填充铜，再蚀刻出满足IPM电气性能的排线图形，最后在蚀刻好的填充铜上覆盖上起保护作用的阻焊层。本专利技术采用无引线框架芯片嵌入式封装结构，利用填充铜蚀刻排线来替代传统键合线，以解决键合线塌线等问题。而且由于不需要使用引线框架，使模块的空间占比大大减小，有效的减少了外围电路IPM使用所占空间。同时，采用焊接点替代引线框架，使之替代引线框架的电气功能，可以进一步降低模块生产成本。本文中所描述的具体实施例仅例示性说明本专利技术的原理及其功效，而非用于限制本专利技术。任何熟悉此技术的人士皆可在不违背本专利技术的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属
中具有通常知识者在未脱离本专利技术所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本专利技术的权利要求所涵盖。本文档来自技高网...

【技术保护点】
1.一种无引线框架的嵌入式IPM封装结构，包括IPM封装结构本体，其特征在于：所述IPM封装结构本体主要包括绝缘陶瓷基板及设置在该缘陶瓷基板上的芯片模块，且所述绝缘陶瓷基板的上表面与芯片模块之间包覆设置有一层层压箔，该层压箔对应于芯片模块控制端口、集电极和发射极的位置上分别开设有与对应芯片或缘陶瓷基板连通的通孔，层压箔的上表面设置有一层渗入在通孔内并与芯片模块电性连接的填充铜层，所述填充铜层的上表面蚀刻有排线图形，填充铜层上覆盖有一层用于保护排线图形的阻焊层；所述缘陶瓷基板上设置有作为IPM封装结构本体引脚的焊接点。/n

【技术特征摘要】
1.一种无引线框架的嵌入式IPM封装结构，包括IPM封装结构本体，其特征在于：所述IPM封装结构本体主要包括绝缘陶瓷基板及设置在该缘陶瓷基板上的芯片模块，且所述绝缘陶瓷基板的上表面与芯片模块之间包覆设置有一层层压箔，该层压箔对应于芯片模块控制端口、集电极和发射极的位置上分别开设有与对应芯片或缘陶瓷基板连通的通孔，层压箔的上表面设置有一层渗入在通孔内并与芯片模块电性连接的填充铜层，所述填充铜层的上表面蚀刻有排线图形，填充铜层上覆盖有一层用于保护排线图形的阻焊层；所述缘陶瓷基板上...

【专利技术属性】
技术研发人员：戴志展，王宇航，李申祥，
申请(专利权)人：嘉兴斯达半导体股份有限公司，
类型：发明
国别省市：浙江;33