包括中介层的半导体封装制造技术

包括中介层的半导体封装。一种半导体封装包括：封装基板，堆叠在封装基板上的下部芯片、中介层和上部芯片，以及将下部芯片电连接到封装基板的接合引线。下部芯片包括：在下部芯片的上表面上彼此间隔开的第一下部芯片焊盘和第二下部芯片焊盘，在下部芯片上表面上接合到接合引线的引线接合焊盘，以及将第二下部芯片焊盘电连接到引线接合焊盘的下部芯片再分配线。中介层包括：中介层的上表面上的上部芯片连接焊盘，中介层的下表面上的下部芯片连接焊盘以及将上部芯片连接焊盘电连接到下部芯片连接焊盘的通孔电极。

【技术实现步骤摘要】
包括中介层的半导体封装
本公开总体上涉及一种半导体封装，并且更具体地，涉及一种具有中介层(interposer)的半导体封装。
技术介绍
通常，半导体封装被配置为包括基板和安装在基板上的半导体芯片。半导体芯片可以通过诸如凸块(bump)或布线的连接构件电连接至基板。近来，根据对半导体封装的高性能和高集成度的需求，已经提出了用于在基板上堆叠多个半导体芯片的半导体封装的各种结构。作为示例，已经提出了使用引线接合(wirebonding)或硅穿孔(TSV)技术将堆叠在基板上的多个半导体芯片彼此电连接的技术。
技术实现思路
根据一个实施方式，一种半导体封装可以包括：封装基板；下部芯片、中介层和上部芯片，该下部芯片、中介层和上部芯片堆叠在封装基板上；以及接合引线，该接合引线将下部芯片电连接到封装基板。下部芯片可以包括：第一下部芯片焊盘和第二下部芯片焊盘，该第一下部芯片焊盘和第二下部芯片焊盘在下部芯片的上表面上彼此间隔开，并且通过下部芯片的内部布线彼此电连接；引线接合焊盘，该引线接合焊盘在下部芯片上表面上接合到接合引线；以及下部芯片再分配线，该下部芯片再分配线将第二下部芯片焊盘电连接到引线接合焊盘。中介层可以包括：上部芯片连接焊盘，该上部芯片连接焊盘在中介层的上表面上电连接到上部芯片；下部芯片连接焊盘，该下部芯片连接焊盘在中介层的下表面上电连接到第一下部芯片焊盘；以及通孔电极，该通孔电极将上部芯片连接焊盘电连接到下部芯片连接焊盘。根据另一实施方式，一种半导体封装可以包括：封装基板；下部芯片，该下部芯片设置在封装基板上并通过引线接合而电连接到封装基板；中介层，该中介层设置在下部芯片上并包括电连接到下部芯片的通孔电极；以及上部芯片，该上部芯片设置在中介层上并电连接到通孔电极。上部芯片通过中介层和下部芯片电连接到封装基板。根据又一实施方式，一种半导体封装可以包括：封装基板；第一堆叠结构，该第一堆叠结构设置在封装基板上；第二堆叠结构，该第二堆叠结构设置在第一堆叠结构上；第一接合引线，该第一接合引线将封装基板电连接到第一堆叠结构的第一下部芯片；以及第二接合引线，该第二接合引线将封装基板电连接到第二堆叠结构的第二下部芯片。第一堆叠结构包括第一下部芯片、第一中介层和第一上部芯片，并且第二堆叠结构包括第二下部芯片、第二中介层和第二上部芯片。第一中介层包括将第一下部芯片电连接到第一上部芯片的第一通孔电极，并且第二中介层包括将第二下部芯片电连接到第二上部芯片的第二通孔电极。第一上部芯片通过第一中介层和第一下部芯片电连接到封装基板，并且第二上部芯片通过第二中介层和第二下部芯片电连接到封装基板。附图说明图1是示意性地示出根据本公开的一个实施方式的半导体封装的截面图。图2和图3是示意性地示出根据本公开的实施方式的半导体芯片的平面图。图4A和图4B是示意性地示出根据本公开的一个实施方式的半导体封装的中介层的图。图5是示意性地示出根据本公开的一个实施方式的在半导体芯片与封装基板之间交换电信号的方法的示意图。图6是示意性地示出根据本公开的一个实施方式的半导体封装的内部电路配置的图。图7是示意性地示出根据本公开的另一实施方式的半导体封装的截面图。具体实施方式本文使用的术语可以对应于考虑了其在所呈现的实施方式中的功能而选择的词，并且这些术语的含义可以根据这些实施方式所属领域的普通技术人员而被解释为不同的含义。如果进行了具体定义，则可以根据这些定义来解释这些术语。除非另有定义，否则本文所使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。在本公开的示例的描述中，诸如“第一”和“第二”、“顶部”和“底部或下部”、“左”和“右”之类的描述用于区分构件，而不用于限制构件本身或表示特定顺序。本文所述的半导体芯片可以包括其中将集成有电子电路的半导体基板切割成管芯的形式。半导体芯片可以对应于存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存存储器电路、NOR型闪存存储器电路、磁性随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体芯片可以根据其在关系切割工艺之后的形状而被称为半导体管芯。在本说明书中，半导体封装可以包括其上安装有半导体芯片的封装基板。封装基板可以包括至少一层集成电路图案，并且在本说明书中可以被称为印刷电路板(PCB)。作为一个实施方式，该半导体封装可以包括安装在封装基板上的多个半导体芯片。在半导体封装中，多个半导体芯片中的任何一个可以被配置为主芯片，并且其余的半导体芯片可以被配置为从芯片。然后，半导体封装可以使用主芯片来控制从芯片的存储器单元。主芯片可以直接与封装基板交换信号，并且从芯片可以通过主芯片与封装基板交换信号。半导体封装可用于中诸如移动电话、与生物技术或医疗保健相关的电子系统或可穿戴电子系统的各种通信系统。在整个说明书中，相同的附图标记指代相同的元件。即使未参照附图提及或描述某附图标记，也可参照另一附图提及或描述该附图标记。另外，即使在附图中未示出某附图标记，也可以参照另一附图提及或描述该附图标记。图1是示意性地示出根据本公开的一个实施方式的半导体封装1的截面图。参照图1，半导体封装1可以包括堆叠在封装基板100上的下部芯片200、中介层300和上部芯片400。半导体封装1可以包括将下部芯片200电连接到封装基板100的接合引线50a和50b。下部芯片200和上部芯片400可以是包括集成电路的半导体芯片。下部芯片200可以使用接合引线50a和50b通过引线接合方法而电连接到封装基板100。因此，下部芯片200可以直接与封装基板100交换电信号。另一方面，上部芯片400可以首先使用中介层300中的通孔电极(throughviaelectrode)330a和330b电连接到下部芯片200，并且然后可以通过下部芯片200电连接到封装基板100。也就是说，上部芯片400可以通过中介层300和下部芯片200与封装基板100交换电信号。参照图1，可以提供封装基板100。封装基板100可以具有上表面100S1和与上表面100S1相对的下表面100S2。虽然未示出，但是封装基板100可以包括至少一层集成电路图案。用于与下部芯片200进行引线接合的连接焊盘110a和110b可以设置在封装基板100的上表面100S1上。此外，用于与其他半导体封装或PCB电连接的连接结构550可以设置在下表面100S2上。连接结构550可以包括例如凸块和焊球等。下部芯片200可以设置在封装基板100上。下部芯片200可以通过粘接层510而接合到封装基板100。粘接层510本文档来自技高网...

【技术保护点】
1.一种半导体封装，该半导体封装包括：/n封装基板；/n堆叠在所述封装基板上的下部芯片、中介层和上部芯片；以及/n接合引线，所述接合引线将所述下部芯片电连接到所述封装基板，/n其中，所述下部芯片包括：/n第一下部芯片焊盘和第二下部芯片焊盘，所述第一下部芯片焊盘和所述第二下部芯片焊盘在所述下部芯片的上表面上彼此间隔开，并且通过所述下部芯片的内部布线而彼此电连接；/n引线接合焊盘，所述引线接合焊盘在所述下部芯片的上表面上接合到所述接合引线；以及/n下部芯片再分配线，所述下部芯片再分配线将所述第二下部芯片焊盘电连接到所述引线接合焊盘，/n其中，所述中介层包括：/n上部芯片连接焊盘，所述上部芯片连接焊盘在所述中介层的上表面上电连接到所述上部芯片；/n下部芯片连接焊盘，所述下部芯片连接焊盘在所述中介层的下表面上电连接到所述第一下部芯片焊盘；以及/n通孔电极，所述通孔电极将所述上部芯片连接焊盘电连接到所述下部芯片连接焊盘。/n

【技术特征摘要】
20191129 KR 10-2019-01577051.一种半导体封装，该半导体封装包括：
封装基板；
堆叠在所述封装基板上的下部芯片、中介层和上部芯片；以及
接合引线，所述接合引线将所述下部芯片电连接到所述封装基板，
其中，所述下部芯片包括：
第一下部芯片焊盘和第二下部芯片焊盘，所述第一下部芯片焊盘和所述第二下部芯片焊盘在所述下部芯片的上表面上彼此间隔开，并且通过所述下部芯片的内部布线而彼此电连接；
引线接合焊盘，所述引线接合焊盘在所述下部芯片的上表面上接合到所述接合引线；以及
下部芯片再分配线，所述下部芯片再分配线将所述第二下部芯片焊盘电连接到所述引线接合焊盘，
其中，所述中介层包括：
上部芯片连接焊盘，所述上部芯片连接焊盘在所述中介层的上表面上电连接到所述上部芯片；
下部芯片连接焊盘，所述下部芯片连接焊盘在所述中介层的下表面上电连接到所述第一下部芯片焊盘；以及
通孔电极，所述通孔电极将所述上部芯片连接焊盘电连接到所述下部芯片连接焊盘。


2.根据权利要求1所述的半导体封装，其中，所述上部芯片包括：
第一上部芯片焊盘，所述第一上部芯片焊盘设置在所述上部芯片的面向所述中介层的上表面上；以及
第二上部芯片焊盘，所述第二上部芯片焊盘在所述上部芯片的所述上表面上沿横向方向与所述第一上部芯片焊盘间隔开，
其中，所述第一上部芯片焊盘连接至所述上部芯片连接焊盘，并且所述第二上部芯片焊盘不与所述中介层电连接。


3.根据权利要求2所述的半导体封装，该半导体封装还包括：
第一凸块，所述第一凸块设置在所述第一下部芯片焊盘和所述下部芯片连接焊盘之间；以及
第二凸块，所述第二凸块设置在所述第一上部芯片焊盘和所述上部芯片连接焊盘之间。


4.根据权利要求1所述的半导体封装，其中，所述下部芯片直接连接并且电连接到所述封装基板，并且
其中，所述上部芯片通过所述中介层和所述下部芯片而电连接到所述封装基板。


5.根据权利要求1所述的半导体封装，其中，所述下部芯片包括一对所述第一下部芯片焊盘、一对所述第二下部芯片焊盘和一对所述引线接合焊盘，并且
其中，所述上部芯片包括一对第一上部芯片焊盘。


6.根据权利要求5所述的半导体封装，其中，所述下部芯片包括：
第一输入/输出电路块和第二输入/输出电路块，所述第一输入/输出电路块和所述第二输入/输出电路块分别连接到一对所述第二下部芯片焊盘；
第一地址和命令块，所述第一地址和命令块连接到所述第一输入/输出电路块；
第一数据发送电路块，所述第一数据发送电路块连接到所述第二输入/输出电路块；以及
第一存储器单元核心块，所述第一存储器单元核心块连接到所述第一地址和命令块以及所述第一数据发送电路块，并且
其中，所述上部芯片包括：
第二地址和命令块以及第二数据发送电路块，所述第二地址和命令块以及所述第二数据发送电路块分别连接到一对所述上部芯片焊盘；以及
第二存储器单元核心块，所述第二存储器单元核心块连接到所述第二地址和命令块以及所述第二数据发送电路块。


7.根据权利要求6所述的半导体封装，
其中，所述第一输入/输出电路块和所述第二输入/输出电路块分别接收所述封装基板的通过所述接合引线、所述引线接合焊盘、所述下部芯片再分配线和所述第二下部芯片焊盘而被发送的电信号；
所述第一输入/输出电路块和所述第二输入/输出电路块使用所述下部芯片的内部布线而分别将接收到的所述电信号发送到所述第一地址和命令块以及所述第一数据发送电路块；
所述第一地址和命令块以及所述第一数据发送电路块分别接收被发送的所述电信号；并且
所述第一地址和命令块以及所述第一数据发送电路块分别将接收到的所述电信号发送到所述下部芯片的所述第一存储器单元核心块。


8.根据权利要求7所述的半导体封装，
其中，所述中介层通过所述第一下部芯片焊盘接收所述封装基板的所述电信号中的一部分；
所述中介层使用所述中介层的所述内部布线将接收到的所述电信号中的一部分发送到所述上部芯片的所述第一上部芯片焊盘；
所述第二地址和命令块以及所述第二数据发送电路块分别使用所述上部芯片的内部布线接收被发送到所述第一上部芯片焊盘的所述电信号；并且
所述第二地址和命令块以及所述第二数据发送电路块分别将接收到的所述电信号发送到所述上部芯片的所述第二存储器单元核心块。


9.根据权利要求1所述的半导体封装，其中，所述中介层的边缘部分设置在从所述上部芯片和所述下部芯片的边缘部分沿横向方向凹入的位置处。


10.根据权利要求1所述的半导体封装，其中，所述上部芯片连接焊盘和所述下部芯...

【专利技术属性】
技术研发人员：严柱日，李在薰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR