一种浮空p柱的槽栅超结IGBT制造技术

本发明专利技术提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其耐压层中的第二导电类型的半导体区浮空并且其槽型栅极结构的底部被重掺杂的第二导电类型的半导体区包围，其具有低导通压降，并且槽型栅极结构底部的重掺杂的第二导电类型的半导体区能显著降低空穴流经槽型栅极结构底部时的碰撞电离，避免击穿电压的降低。避免击穿电压的降低。避免击穿电压的降低。

【技术实现步骤摘要】
一种浮空p柱的槽栅超结IGBT


[0001]本专利技术属于半导体器件，特别是功率半导体器件。

技术介绍

[0002]绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种中高压功率半导体开关器件。由于导电时体内需要存储大量非平衡载流子来实现耐压层（高阻区）的电导调制，IGBT的关断速度会比单极型功率半导体器件更为缓慢。因此，IGBT存在导通压降与关断功耗的矛盾关系。超结（Superjunction，SJ）是n柱/p柱交替排列的耐压结构，它能使n柱与p柱在较高的掺杂浓度下仍可获得较高的击穿电压，通常应用于单极型功率半导体器件。事实上，超结也可应用于IGBT，帮助IGBT改善导通压降与关断功耗的矛盾关系。当IGBT采用超结耐压结构，在关断过程中n柱/p柱形成的pn结会快速耗尽，关断速度提高（或关断功耗降低）。然而，在普通超结IGBT中，导通态下的n柱和p柱的电导调制效应（或载流子存储效果）较差，这主要是因为p柱容易收集空穴，并快速将收集的空穴抽取到发射极，造成空穴难以在n柱和p柱中得到有效的存储，增加导通压降。如果将p柱浮空，在导通态下空穴进入p柱后流向发射极变得困难，这将抬高p柱电位，抑制p柱收集空穴，从而增强n柱和p柱的电导调制效应，降低导通压降。然而，普通浮空p柱的超结IGBT结构的击穿电压会有所降低。

技术实现思路

[0003]本专利技术的目的在于提供一种超结绝缘栅双极型晶体管器件，与普通超结IGBT相比，本专利技术提供的超结IGBT器件可使体内少数载流子存储效应增强，导通压降降低，同时不会降低击穿电压。
[0004]参照图3
‑
6，本专利技术提供一种超结绝缘栅双极型晶体管器件，其元胞结构包括：集电结构（由10和20构成），位于所述集电结构之上的耐压层（由31和32构成），位于所述耐压层之上的第二导电类型的基区（由41和43构成）以及第二导电类型的阱区42，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区44，与所述发射区44、所述基区（由41和43构成）以及所述耐压层（由31和32构成）均接触的用于控制开关的槽型栅极结构（由47和49构成），其特征在于：所述集电结构（由10和20构成）由第二导电类型的集电区10与第一导电类型的缓冲区20构成，所述缓冲区20的下表面与所述集电区10的上表面相接触；所述集电区10的下表面覆盖有集电极导体1，并通过导线连接至集电极C；所述耐压层（由31和32构成）由交替排列的第一导电类型的半导体区31与第二导电类型的半导体区32构成，所述超结耐压层中的第一导电类型的半导体区31的侧面与所述超结耐压层中的第二导电类型的半导体区32的侧面相互接触；所述耐压层（由31和32构成）与所述缓冲区20是直接接触或是通过一个第一导电类型的辅助层30间接接触；所述基区（由41和43构成）的下表面通过一个第一导电类型的载流子存储层33与
所述耐压层中的第一导电类型的半导体区31接触；所述基区（由41和43构成）的上表面至少有部分覆盖有发射极导体2，并通过导线连接至发射极E；所述基区（由41和43构成）中有至少一个重掺杂区43与所述发射极导体2直接接触，以便形成欧姆接触；所述发射区44的上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；所述阱区42的下表面与所述耐压层中的第二导电类型的半导体区32直接接触；所述阱区42与所述基区（由41和43构成）通过第一种连接发射极的槽型栅极结构（由46和48构成）和/或所述用于控制开关的槽型栅极结构（由47和49构成）相互隔离；所述用于控制开关的槽型栅极结构（由47和49构成）包括第一绝缘介质层49和被所述第一绝缘介质层包围的第一导体区47；所述第一绝缘介质层49与所述发射区44、所述基区（由41和43构成）、所述载流子存储层33以及所述耐压层中的第一导电类型的半导体区31均直接接触，或与所述发射区44、所述基区（由41和43构成）、所述阱区42、所述载流子存储层33、所述耐压层中的第一导电类型的半导体区31以及所述耐压层中的第二导电类型的半导体区32均直接接触；所述第一导体区47上表面覆盖有栅极导体3，并通过导线连接至栅极G；所述第一种连接发射极的槽型栅极结构（由46和48构成）包括第二绝缘介质层48和被所述第二绝缘介质层包围的第二导体区46；所述第二绝缘介质层48与所述基区（由41和43构成）、所述阱区42、所述载流子存储层33、所述耐压层中的第一导电类型的半导体区31以及所述耐压层中的第二导电类型的半导体区32均直接接触；所述第二导体区46上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；所述用于控制开关的槽型栅极结构（由47和49构成）的底部和所述第一种连接发射极的槽型栅极结构（由46和48构成）的底部均分别被重掺杂的第二导电类型的半导体区35包围；所述重掺杂的第二导电类型的半导体区35与所述耐压层（由31和32构成）直接接触；所述第一导体区47和所述第二导体区46是由重掺杂的多晶半导体材料构成；所述第一导电类型为n型时，所述第二导电类型为p型；所述第一导电类型为p型时，所述第二导电类型为n型。
[0005]参照图7
‑
9，在所述耐压层中的第一导电类型的半导体区31和/或所述耐压层中的第二导电类型的半导体区32上方含有第二种连接发射极的槽型栅极结构（由50和51构成）；所述第二种连接发射极的槽型栅极结构包括第三绝缘介质层51和被所述第三绝缘介质层包围的第三导体区50，所述第三绝缘介质层51与所述基区（由41和43构成）、所述载流子存储层33以及所述耐压层中的第一导电类型的半导体区31均直接接触，或与所述阱区42以及所述耐压层中的第二导电类型的半导体区32均直接接触，所述第三导体区50上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；所述第二种连接发射极的槽型栅极结构（由50和51构成）的底部也被所述重掺杂的第二导电类型的半导体区35包围。
[0006]参照图10，所述阱区42的掺杂浓度高于所述耐压层中的第二导电类型的半导体区32的掺杂浓度，或与所述耐压层中的第二导电类型的半导体区32的掺杂浓度相等或相当。
[0007]参照图11，所述载流子存储层33的掺杂浓度高于所述耐压层中的第一导电类型的半导体区31的掺杂浓度，或与所述耐压层中的第一导电类型的半导体区31的掺杂浓度相等或相当。
[0008]参照图12
‑
13，所述辅助层30的掺杂浓度低于所述耐压层中的第一导电类型的半导体区31的掺杂浓度，或与所述耐压层中的第一导电类型的半导体区31的掺杂浓度相等或相当，或与所述耐压层中的第一导电类型的半导体区31和所述载流子存储层33的掺杂浓度均相等或相当。
[0009]参照图14
‑
16，所述缓冲区20的掺杂浓度高于所述辅助层30的掺杂浓度，或与所述辅助层30的掺杂浓度相等或相当，或与所述辅助层30和所述耐压层中的第一导电类型的半导体区31的掺杂浓度均相等或相当，或与所述辅助层30、所述耐压层中的第一导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超结绝缘栅双极型晶体管器件，其元胞结构包括：集电结构，位于所述集电结构之上的耐压层，位于所述耐压层之上的第二导电类型的基区以及第二导电类型的阱区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述耐压层均接触的用于控制开关的槽型栅极结构，其特征在于：所述集电结构由第二导电类型的集电区与第一导电类型的缓冲区构成，所述缓冲区的下表面与所述集电区的上表面相接触；所述集电区的下表面覆盖有集电极导体，并通过导线连接至集电极；所述耐压层由交替排列的第一导电类型的半导体区与第二导电类型的半导体区构成，所述超结耐压层中的第一导电类型的半导体区的侧面与所述超结耐压层中的第二导电类型的半导体区的侧面相互接触；所述耐压层与所述缓冲区是直接接触或是通过一个第一导电类型的辅助层间接接触；所述基区的下表面通过一个第一导电类型的载流子存储层与所述耐压层中的第一导电类型的半导体区接触；所述基区的上表面至少有部分覆盖有发射极导体，并通过导线连接至发射极；所述基区中有至少一个重掺杂区与所述发射极导体直接接触，以便形成欧姆接触；所述发射区的上表面覆盖有发射极导体，并通过导线连接至所述发射极；所述阱区的下表面与所述耐压层中的第二导电类型的半导体区直接接触；所述阱区与所述基区通过第一种连接发射极的槽型栅极结构和/或所述用于控制开关的槽型栅极结构相互隔离；所述用于控制开关的槽型栅极结构包括第一绝缘介质层和被所述第一绝缘介质层包围的第一导体区；所述第一绝缘介质层与所述发射区、所述基区、所述载流子存储层以及所述耐压层中的第一导电类型的半导体区均直接接触，或与所述发射区、所述基区、所述阱区、所述载流子存储层、所述耐压层中的第一导电类型的半导体区以及所述耐压层中的第二导电类型的半导体区均直接接触；所述第一导体区上表面覆盖有栅极导体，并通过导线连接至栅极；所述第一种连接发射极的槽型栅极结构包括第二绝缘介质层和被所述第二绝缘介质层包围的第二导体区；所述第二绝缘介质层与所述基区、所述阱区、所述载流子存储层、所述耐压层中的第一导电类型的半导体区以及所述耐压层中的第二导电类型的半导体区均直接接触；所述第二导体区上表面覆盖有发射极导体，并通过导线连接至所述发射极；所述用于控制开关的槽型栅极结构的底部和所述第...

【专利技术属性】
技术研发人员：马瑶，黄铭敏，杨治美，
申请(专利权)人：四川大学，
类型：发明
国别省市：