并行数据总线组、数据系统及其组件联系方法技术方案

本发明专利技术提供一种平行数据总线组、一种数据系统及一种组件间联系的方法。此平行数据总线组与数据系统包含一第一总线及一第二总线，连接于两组件间，用以彼此间传送数据。此数据系统中组件联系的方法为先传送控制信号，再传送数据信号，且对应发送端组件利用某总线传输数据时，接收端组件可使用另外一个空闲的总线来传送响应信号，故不须等到所有控制信号或数据信号传送完毕才能响应，所以只要接收端的组件接收足够的信息，便可利用本发明专利技术的平行数据总线组传送响应信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种平行数据总线组及其系统，以及此系统中组件联系的方法。
技术介绍
数据总线(data bus)是连接微处理器(microprocessor)和随机存取存储器(RAM)，用来传送需要处理或储存数据之一种传输线路。已知的数据总线可分为两种一种为并行总线(parallel bus)，一种为串行总线(serialbus)。并行总线的优点在于具有很大的频宽，但在高频的环境下易产生竞赛状况(race condition)。串行总线的优点在于适用于高频，且不需由时钟控制，但需使用模拟(analog)设计。随着科技的进步，愈来愈多的组件需要利用总线来传输，且传输速率的要求也愈来愈高。已知的并行总线的频宽虽然宽，但高频时会因为数据传输时间及路径不同，而产生竞赛状况，造成数据传输上的错误。而已知的串行总线虽无竞赛状况的问题，但是因为其位数较少，所以必须采用高频的方式来换取频宽。为了克服上述的缺点，目前市面上用来作为高频宽用途的总线均使用位数较少的总线加上超高频的模拟电路设计，如USB 2.0、HTT、SATA、PCIExpress等。但模拟电路要整合进主机板是十分困难的，成本也较高，本文档来自技高网...

【技术保护点】
一种平行数据总线组，连接于一第一组件及一第二组件间，该第一组件传送一第一信号至该第二组件，该第二组件对应该第一信号，传送一第二信号至该第一组件，该平行数据总线组包含：一第一总线，用以将该第一信号由该第一组件传送至该第二组件；以及 一第二总线，用以将该第二信号由该第二组件传送至该第一组件；其中，当该第一信号开始传送后，且第一信号传送完毕前，该第二信号经该第二总线传送至该第一组件。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭建成，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]