具有内部高速缓存和/或内存访问预测的内存集线器制造技术

一种计算机系统，包括用于将处理器（１０４）耦合到多个同步动态随机访问内存（“ＳＤＲＡＭ”）设备的内存集线器（１３０）。内存集线器（１３０）包括耦合到处理器（１０４）的处理器接（１５０）以及耦合到相应的ＳＤＲＡＭ设备（１４０ａ－ｃ）的多个内存接口（１７０ａ－ｃ）。处理器接（１５０）通过开关（１６０）耦合到内存接口（１７０ａ－ｃ）。内存接口（１７０ａ－ｃ）的每一个包括一个内存控制器（１８０）、一个高速缓存（１８４）和一个预测单元（１９０）。高速缓存（１８４）存储最近从相应的ＳＤＲＡＭ设备（１４０ａ－ｃ）读取的或者写入到相应的ＳＤＲＡＭ设备（１４０ａ－ｃ）的数据，使得其随后可以由处理器（１０４）以相当小的延迟读取。预测单元（１９０）基于以前被访问的地址，从可能的读取访问的地址预取数据。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机系统，更特别地，涉及具有将多个内存设备连接到处理器或者其他内存访问设备的内存集线器的计算机系统。
技术介绍
计算机系统使用内存设备，诸如动态随机访问存储器(“SDRAM”)设备，以存储由处理器访问的指令以及数据。在典型的计算机系统中，处理器通过处理器总线以及内存控制器与系统内存通信。处理器发出命令，例如读取命令，以及指定数据或者指令即将被读取的位置的地址。内存控制器使用该命令以及地址以生成应用到系统内存的适当的命令信号以及行和列地址。响应该命令以及地址，数据在系统内存以及处理器之间传递。内存控制器常常是系统控制器的一部分，其还包括用于连接处理器总线到诸如PCI总线这样的扩展总线的总线桥电路。虽然内存设备的运算速度不断地增加，但是这个运算速度的增加没有跟上处理器运算速度的增加。而连接处理器到内存设备的内存控制器的运算速度增加得更慢。内存控制器和内存设备的相对低的速度限制了在处理器与内存设备之间的通信带宽。除了在处理器与内存设备之间被限制的带宽外，计算机系统的性能还受到延迟问题的限制，该延迟问题增加从系统内存设备读取数据所需的时间。更具体地，当内存设备读取命令传本文档来自技高网...

【技术保护点】
一种内存集线器，包括：一个内存访问设备接口，配置成与内存访问设备连接；多个内存接口，配置成与相应的内存设备连接，该多个内存接口的每一个包括一个内存控制器和一个高速缓存；以及一个开关，使该内存访问设备接口与该多个内存接 口的每一个相耦合。

【技术特征摘要】
【国外来华专利技术】US 2002-6-7 10/165,7871.一种内存集线器，包括一个内存访问设备接口，配置成与内存访问设备连接；多个内存接口，配置成与相应的内存设备连接，该多个内存接口的每一个包括一个内存控制器和一个高速缓存；以及一个开关，使该内存访问设备接口与该多个内存接口的每一个相耦合。2.根据权利要求1所述的内存集线器，其中，所述内存访问设备接口包括一个处理器接口，配置成与处理器相连接。3.根据权利要求1所述的内存集线器，其中，所述多个内存接口的每一个进一步包括一个预测单元，配置成基于先前的内存访问的地址预测数据可能被读取的地址，并使在相应的内存接口中的所述内存控制器输出指示从该预测的地址进行内存读取操作的信号。4.根据权利要求3所述的内存集线器，其中，所述预测单元进一步配置成使所述内存接口在所述高速缓存中存储响应所述指示内存读取操作的信号而接收的读取数据。5.根据权利要求1所述的内存集线器，其中，所述多个内存接口的每一个以相同的时钟速度工作。6.根据权利要求1所述的内存集线器，其中，所述开关包括交叉开关。7.根据权利要求1所述的内存集线器，其中，所述开关包括多路复用器开关。8.根据权利要求1所述的内存集线器，其中，所述高速缓存包括动态随机访问存储器。9.一种内存集线器，包括一个内存访问设备接口，配置成与内存访问设备相连接；多个内存接口，配置成与相应的内存设备相连接，该多个内存接口的每一个包括一个内存控制器以及一个预测单元，该预测单元配置成基于先前的内存访问的地址预测数据可能被读取的地址，并且使在相应的内存接口中的该内存控制器输出指示从该预测的地址进行内存读取操作的信号；以及一个开关，使该内存访问设备接口与该多个内存接口相耦合。10.根据权利要求9所述的内存集线器，其中，所述内存访问设备接口包括处理器接口。11.根据权利要求9所述的内存集线器，其中，所述多个内存接口的每一个以相同时钟速度工作。12.根据权利要求9所述的内存集线器，其中，所述开关包括交叉开关。13.根据权利要求9所述的内存集线器，其中，所述开关包括多路复用器开关。14.一种计算机系统，包括一个处理单元，可用于执行计算功能；一个系统控制器，与该处理单元相耦合；至少一个输入装置，通过该系统控制器与该处理单元相耦合；至少一个输出装置，通过该系统控制器与该处理单元相耦合；至少一个数据存储设备，通过该系统控制器与该处理单元相耦合；多个内存设备；以及一个内存集线器，包括一个处理器接口，与处理器相耦合；多个内存接口，与该多个内存设备中的相应内存设备相耦合，该多个内存接口的每一个包括一个内存控制器以及一个高速缓存；以及一个开关，使该处理器接口与该多个内存接口的每一个相耦合。15.根据权利要求14所述的计算机系统，其中，所述内存集线器物理地包括在所述系统控制器中。16.根据权利要求14所述的计算机系统，其中，所述多个内存设备物理地封装在一个内存模块中，并且其中所述内存集线器物理地包括在该内存模块中。17.根据权利要求14所述的计算机系统，其中，所述多个内存接口的每一个进一步包括一个预测单元，配置成基于先前的内存访问的地址预测数据可能被读取的地址，并且使在相应的内存接口中的所述内存控制器将指示从该预测地址进行内存读取操作的输出信号应用到该内存接口所连接的内存设备。18.根据权利要求15所述的计算机系统，其中，所述预测单元进一步配置成使所述内存接口在所述高速缓存中存储响应所述指示内存读取操作的信号从相应的内存设备中接收的读取数据。19.根据权利要求14所述的计算机系统，其中，所述多个内存接口的每一个以相同的时钟速度工作。20.根据权利要求14所述的计算机系统，其中，所述开关包括交叉开关。21.根据权利要求14所述的计算机系统，其中，所述开关包括多路复用器开关。...

【专利技术属性】
技术研发人员：约瑟夫杰德洛，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：US[美国]