陶瓷电子部件及其制造方法技术

本申请提供一种陶瓷电子部件，其包括：层叠芯片，其具有大体上长方体形状，并且包括交替地层叠的电介质层和内部电极层，内部电极层交替地露出于层叠芯片的彼此面对的两个端面；以及一对外部电极，其分别形成在两个端面上，以便与露出于各自端面的内部电极层连接，每一个外部电极延伸到层叠芯片的至少一个侧面，其中在层叠芯片中，在将内部电极层与外部电极连接的连接部附近在内部电极层周围存在包含Zn和Ni的氧化物。和Ni的氧化物。和Ni的氧化物。

【技术实现步骤摘要】
陶瓷电子部件及其制造方法


[0001]本公开的某些方面涉及陶瓷电子部件及其制造方法。

技术介绍

[0002]为了实现层叠陶瓷电容器的小尺寸和大电容，已经促使内部电极层和电介质层变薄以增加层叠的内部电极层和电介质层的数量，并且促使上覆盖层和下覆盖层变薄。
[0003]当层叠的内部电极层和电介质层的数量增加并且覆盖层的厚度减小时，在烘烤外部电极时在覆盖层、侧边缘和端边缘重叠的区域中可能发生开裂。侧边缘是从层叠芯片的两个侧面中的每一个到内部电极层的区域，端边缘是与同一外部电极连接的内部电极层彼此面对，而不在其间插入与另一个外部电极连接的内部电极层的区域。
[0004]为了抑制开裂的发生，如在例如日本专利申请公开第2011
‑
135079号中所公开的，控制外部电极的金属组分在内部电极层中扩散的区域的长度(扩散长度)。

技术实现思路

[0005]当外部电极的烘烤温度降低时，外部电极的金属组分的扩散长度减小。然而，烘烤温度降低可能导致内部电极层与外部电极之间的反应不能充分进行，并且与内部电极层的厚度减小(0.5μm以下)相组合而使内部电极层与外部电极之间的接触劣化。
[0006]本专利技术的目的在于提供一种陶瓷电子部件及其制造方法，该部件及其制造方法能够抑制开裂的发生并改善内部电极层与外部电极之间的接触。
[0007]根据实施方式的第一方面，提供了一种陶瓷电子部件，其包括：层叠芯片，其具有大体上长方体形状，并且包括交替地层叠的电介质层和内部电极层，内部电极层交替地露出于层叠芯片的彼此面对的两个端面；以及一对外部电极，其分别形成在两个端面上，以便与露出于各自端面的内部电极层连接，每一个外部电极延伸到层叠芯片的至少一个侧面，其中在层叠芯片中，在将内部电极层与外部电极连接的连接部附近在内部电极层周围存在包含Zn和Ni的氧化物。
[0008]根据实施方式的第二方面，提供了一种制造陶瓷电子部件的方法，其包括以下步骤：交替地层叠用于陶瓷电介质层的生片和用于内部电极层的第一导电糊料，使用于内部电极层的第一导电糊料交替地露出于彼此面对的两个端面，来形成具有大体上长方体形状的陶瓷层叠体，其中，第一导电糊料主要由Ni组成；烧制陶瓷层叠体以形成层叠芯片；对层叠芯片进行热处理；在层叠芯片的两个端面中的每一个上设置第二导电糊料，使得第二导电糊料与露出于相应端面的内部电极层接触，其中，该第二导电糊料包含金属粉末和包括20～30重量％的ZnO的玻璃组分；以及烘烤第二导电糊料，以在内部电极层与第二导电糊料之间的连接部附近在每一个内部电极层周围形成包含Zn和Ni的氧化物。
[0009]根据实施方式的第三方面，提供了一种制造陶瓷电子部件的方法，其包括以下步骤：交替地层叠用于陶瓷电介质层的生片和用于内部电极层的第一导电糊料，使用于内部电极层的第一导电糊料交替地露出于彼此面对的两个端面，来形成具有大体上长方体形状
的陶瓷层叠体，其中，第一导电糊料主要由Ni组成；烧制陶瓷层叠体以形成层叠芯片；在层叠芯片的两个端面中的每一个上设置第二导电糊料，使得第二导电糊料与露出于相应端面的内部电极层接触，其中，该第二导电糊料包含金属粉末和包括20～30重量％的ZnO的玻璃组分；以及在使升温区域中的氧浓度为10ppm以上的同时烘烤第二导电糊料，以在内部电极层与第二导电糊料之间的连接部附近在每一个内部电极层周围形成包含Zn和Ni的氧化物。
[0010]根据实施方式的第四方面，提供了一种制造陶瓷电子部件的方法，其包括以下步骤：交替地层叠用于陶瓷电介质层的生片和用于内部电极层的第一导电糊料，使用于内部电极层的第一导电糊料交替地露出于彼此面对的两个端面，来形成具有大体上长方体形状的陶瓷层叠体，其中，第一导电糊料主要由Ni组成；烧制陶瓷层叠体以形成层叠芯片；将包含20～30重量％的ZnO的玻璃糊料施加到层叠芯片的两个端面中的每一个；烘烤玻璃糊料以在与两个端面相邻的每一个内部电极层周围形成包含Zn和Ni的氧化物；在层叠芯片的两个端面中的每一个上设置第二导电糊料，使得第二导电糊料与露出于相应端面的内部电极层接触，其中，第二导电糊料包含金属粉末和玻璃组分；以及烘烤第二导电糊料。
附图说明
[0011]图1是根据实施方式的层叠陶瓷电容器的局部截面透视图；
[0012]图2A是沿图1中的线A
‑
A截取的局部截面图，图2B是沿图1中的线B
‑
B截取的局部截面图，并且图2C是被图2A中的虚线包围的区域的放大图；
[0013]图3是沿图1中的线A
‑
A截取的局部截面图；
[0014]图4A和图4B是用于描述开裂的发生的图示；
[0015]图5是制造层叠陶瓷电容器的方法的流程图；
[0016]图6A示出烘烤温度与Cu的扩散长度之间的关系，并且图6B示出Cu的扩散长度与开裂发生率之间的关系；
[0017]图7是根据实施方式的第一变型的制造层叠陶瓷电容器的方法的流程图；且
[0018]图8是根据实施方式的第二变型的制造层叠陶瓷电容器的方法的流程图。
具体实施方式
[0019]在下文中，将参考附图给出对实施方式的描述。
[0020][实施方式][0021]首先，将描述层叠陶瓷电容器。图1是根据实施方式的层叠陶瓷电容器100的局部截面透视图。如图1所示，层叠陶瓷电容器100包括：具有长方体形状的层叠芯片10；以及分别设置在层叠芯片10的彼此面对的两个端面上的外部电极20a和20b。将层叠芯片10的两个端面以外的四个面称为侧面。外部电极20a和20b延伸到四个侧面。然而，外部电极20a和20b在四个侧面上彼此间隔开。
[0022]层叠芯片10具有被设计成具有交替地层叠的电介质层11和内部电极层12的结构。电介质层11包含用作电介质材料的陶瓷材料。内部电极层12的端缘交替地露出于层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。因此，内部电极层12交替地电连接到外部电极20a和外部电极20b。在层叠芯片10中，覆盖层13形成在四个侧面中与电介质层11和内部电极层12层
叠的方向(在下文中称为层叠方向)上的上表面和下表面相对应的两个侧面。覆盖层13主要由陶瓷材料组成。例如，覆盖层13的主要组分与电介质层11的主要组分相同。
[0023]例如，层叠陶瓷电容器100可以具有0.25mm的长度、0.125mm的宽度和0.125mm的高度。层叠陶瓷电容器100可以具有0.4mm的长度、0.2mm的宽度和0.2mm的高度。层叠陶瓷电容器100可以具有0.6mm的长度、0.3mm的宽度和0.3mm的高度。层叠陶瓷电容器100可以具有1.0mm的长度、0.5mm的宽度和0.5mm的高度。层叠陶瓷电容器100可以具有3.2mm的长度、1.6mm的宽度和1.6mm的高度。层叠陶瓷电容器100可以具有4.5mm的长度、3.2mm的宽度和2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种陶瓷电子部件，包括：层叠芯片，其具有大体上长方体形状，并且包括交替层叠的电介质层和内部电极层，所述内部电极层交替地露出于所述层叠芯片的彼此面对的两个端面；以及一对外部电极，其分别形成在所述两个端面上，以便与露出于各自端面的内部电极层连接，每一个外部电极延伸到所述层叠芯片的至少一个侧面，其中在所述层叠芯片中，在将所述内部电极层与所述外部电极连接的连接部附近在所述内部电极层周围存在包括Zn和Ni的氧化物。2.根据权利要求1所述的陶瓷电子部件，其中：所述外部电极各自包括基底导电层和在其上的镀层，并且在所述内部电极层中，从所述端面向内沿所述内部电极层测量的所述基底导电层的主要组分的扩散长度为5μm以下。3.根据权利要求1或2所述的陶瓷电子部件，其中所述内部电极层的平均厚度为0.5μm以下。4.一种制造陶瓷电子部件的方法，包括以下步骤：交替地层叠用于陶瓷电介质层的生片和用于内部电极层的第一导电糊料，使所述用于内部电极层的第一导电糊料交替地露出于彼此面对的两个端面，来形成具有大体上长方体形状的陶瓷层叠体，其中，所述第一导电糊料主要由Ni组成；烧制所述陶瓷层叠体以形成层叠芯片；对所述层叠芯片进行热处理；在所述层叠芯片的两个端面中的每一个上设置第二导电糊料，使得所述第二导电糊料与露出于相应端面的内部电极层接触，其中，所述第二导电糊料包含金属粉末和包括20～30重量％的ZnO的玻璃组分；以及烘烤所述第二导电糊料，以在所述内部电极层与所述第二导电糊料之间的连接部附近在每一个所述内部电极层周围形成包括Zn和Ni...

【专利技术属性】
技术研发人员：中村智彰，田原干夫，下田贞纪，
申请(专利权)人：太阳诱电株式会社，
类型：发明
国别省市：