本发明专利技术提供了一种ＭＯＳ晶体管射频电路仿真宏模型及其参数提取方法。该仿真宏模型包括一ＭＯＳ晶体管仿真模型，串联在晶体管栅极与电路栅极节点之间的栅电阻Ｒ↓［Ｇ］，分别用于表征源极和衬底以及漏极和衬底之间的结电容和寄生电阻的电容Ｃ↓［ｊｕｎ．ｓ］与电阻Ｒ↓［ｊｕｎ．ｓ］以及电容Ｃ↓［ｊｕｎ．ｄ］与电阻Ｒ↓［ｊｕｎ．ｄ］，用于表征晶体管的体电阻和阱电阻的两个电阻Ｒ↓［ｂｕｌｋ］和Ｒ↓［ｗｅｌｌ］。Ｒ↓［ｊｕｎ．ｓ］、Ｒ↓［ｊｕｎ．ｄ］、Ｒ↓［ｂｕｌｋ］、Ｒ↓［ｗｅｌｌ］四个电阻相连于一点，采用“Ｔ”型结构来表述衬底引入的寄生电阻。本发明专利技术还提供了采用等效电路Ｙ参数分析法提取宏模型中衬底网络结构各元件参数的方法。本发明专利技术的仿真宏模型适用频率高达２０ＧＨｚ，提高了ＭＯＳ晶体管在２０ＧＨｚ高频领域内模型的准确性，扩展了ＣＭＯＳ电路ＥＤＡ设计的应用频率范围。
【技术实现步骤摘要】
本专利技术属于集成电路领域，尤其涉及一种MOS晶体管射频电路仿真宏模型及其衬底网络结构参数提取方法。
技术介绍
随着CMOS技术在射频(RF)领域的应用日益广泛，MOS器件的高频模型的精确性对RF产品设计变得越来越重要。由于MOS器件在高频时寄生效应较复杂且与版图相关性较大，目前的做法是以宏模型的方式为MOS器件建立高频模型。 BSIM3 SPICE模型作为CMOS模型的工业标准，单独而言其在模拟和RF性能上都有显著的不足，其射频模型不包含非准静态效应，模型结构中不包含栅电阻以及衬底电阻网络。因此，需要将该紧凑模型与栅电阻、结间电容以及电阻衬底网络等进行组合，才能获得在模拟电路和RF电路设计领域具有广泛应用价值的宏模型。 在众多的RF CMOS模型中，衬底网络结构变化较多，早期提出了单个衬底电阻的结构，其最高可应用频率为10GHz。目前，“∏”型的三电阻网络配置方式应用较多，具体结构如图1所示，该模型主要包括MOSFET 1’以及由三个电阻R1、R2、R3和两个结电容CSB、CDB构成的衬底网络2’，其适用频率可以超过10GHz，但对于更高频率的应用，其性能效果仍旧不够理想。
技术实现思路
本专利技术所解决的技术问题在于提供一种具有清晰物理意义且高度准确的MOS晶体管射频电路仿真宏模型，以确保其适用频率达到20GHz，并针对其电路结构提出一种能精确地提取宏模型中衬底网络结构各元件参数数值的参数提取方法。 为了解决上述技术问题，本专利技术提供一种MOS晶体管射频电路仿真宏模型，所述射频电路具有栅极节点、源极节点、漏极节点和衬底节点，所述仿真宏模型包括MOS晶体管仿真模型，其具有栅极、源极、漏极和衬底，所述栅极通过一栅电阻RG与所述射频电路的栅极节点相连，所述源极和漏极分别连接至所述射频电路的源极节点和漏极节点；源极结电容Cjun.s，其一端连接至晶体管源极，另一端连接至一第一衬底电阻Rjun.s，所述源极结电容Cjun.s和第一衬底电阻Rjun.s分别用于表征晶体管源极和衬底之间的结电容和寄生电阻；漏极结电容Cjun.d，其一端连接至晶体管漏极，另一端连接至一第二衬底电阻Rjun.d，所述漏极结电容Cjun.d和第二衬底电阻Rjun.d分别用于表征晶体管漏极和衬底之间的结电容和寄生电阻，且所述第二衬底电阻Rjun.d的另一端与第一衬底电阻Rjun.s的另一端相连接于一电阻网络节点；衬底体电阻Rbulk，其一端连接至所述电阻网络节点，另一端连接至晶体管的衬底，用于表征晶体管的体电阻；以及衬底阱电阻Rwell，其一端连接至所述电阻网络节点，另一端连接至所述射频电路的衬底节点，用于表征晶体管的阱电阻。 进一步地，所述的MOS晶体管仿真模型为通用BSIM3 SPICE仿真模型。 为了解决所述的技术问题，本专利技术还提供了上述MOS晶体管射频电路仿真宏模型的参数提取方法，其包括下列步骤 (1)对以MOS晶体管栅极为1节点，漏极为2节点，源极与衬底接地组成的双端口网络使用网络分析仪进行S参数测量，并将得到的S参数数据转化为Y参数。 (2)测量得到MOS晶体管的Y参数之后，用如下公式计算得到模型中的漏极和源极结电容 (3)用如下公式计算模型中的寄生电容 (4)通过如下方程和步骤(3)中计算得到的寄生电容值，联立解方程组得到三个中间变量Ygb、Ybd和Ysb (5)通过如下公式和步骤(4)中解方程组得到的中间变量值计算四个衬底电阻Rjun.s、Rjun.d、Rbulk、Rwell的阻值 Rjun.s＝Rjun.d； 本专利技术的仿真宏模型中采用了“T”型结构的四电阻衬底网络，使用该衬底电阻网络结构可确保MOS晶体管射频电路仿真宏模型的使用频率达到20GHz以上，极大地扩展了CMOS射频集成电路EDA设计的应用频率范围。本专利技术提供的等效电路Y参数分析法能够精确提取宏模型中衬底网络结构各元件参数的数值，保障了MOS晶体管射频电路仿真宏模型的准确性并使得其实用价值得到保证。从MOS晶体管完成参数提取后的仿真与测试结果的对照中可以看出，仿真数据和测量数据拟合程度非常好，即使在频率高于20GHz时，吻合程度依然非常高。 附图说明 通过以下实施例并结合其附图的描述，可以进一步理解其专利技术的目的、具体结构特征和优点。其中，附图为 图1为现有技术中的一种“∏”型三电阻衬底网络MOS晶体管射频电路仿真宏模型。 图2为本专利技术的MOS晶体管射频电路仿真宏模型的电路结构示意图。 图3为在射频下工作时的MOS晶体管结构示意图。 图4为对MOS晶体管使用网络分析仪进行S参数测量的电路示意图。 图5为一栅长为70nm的90nm工艺NMOS器件在完成本射频电路仿真宏模型参数提取并进行仿真之后，器件的Y11参数仿真曲线与测试曲线的对照图。 图6为一栅长为70nm的90nm工艺NMOS器件在完成本射频电路仿真宏模型参数提取并进行仿真之后，器件的Y22参数仿真曲线与测试曲线的对照图。 图7为一栅长为70nm的90nm工艺NMOS器件使用本射频电路仿真宏模型在不同衬底电阻配置条件下，进行输出特性仿真的曲线变化示意图。 具体实施例方式 以下将对本专利技术的MOS晶体管射频电路仿真宏模型及其参数提取方法作进一步的详细描述。 如图2所示，本专利技术利用一个MOS晶体管射频电路仿真宏模型来模拟一个MOS晶体管射频电路，该仿真电路具有栅极节点G、源极节点S、漏极节点D和衬底节点B。该MOS晶体管射频电路仿真宏模型包括一个MOS晶体管仿真模型1，一个串联在MOS晶体管栅极与仿真电路栅极节点G之间，用于表征晶体管栅极与接触孔电极之间的栅电阻RG，用于表征源极和衬底之间的结电容和寄生电阻的源极结电容Cjun.s与第一衬底电阻Rjun.s，用于表征漏极和衬底之间的结电容和寄生电阻的漏极结电容Cjun.d与第二衬底电阻Rjun.d，用于表征晶体管的体电阻和阱电阻的两个衬底电阻Rbulk和Rwell。 该MOS晶体管射频电路仿真宏模型中的MOS晶体管仿真模型为BSIM3通用紧凑仿真模型。MOS晶体管源极、漏极分别与仿真电路源极节点S、漏极节点D相连，MOS晶体管栅极通过栅电阻RG与仿真电路栅极节点G相连，MOS晶体管衬底通过电阻Rbulk和Rwell与仿真电路衬底节点B相连。Rjun.s、Rjun.d、Rbulk和Rwell四个电阻相连于电阻网络节点A，采用了一种“T”型四电阻结构2来表述衬底引入的寄生电阻。 图3为在射频下工作时的MOS晶体管结构示意图，图中标出了该仿真宏模型各电路组成元件(MOS晶体管，结电容Cjun.s、Cjun.d寄生电容Cgs0、Cgd0、Cgb，衬底电阻网络Rjun.sS、Rjun.d、Rbulk、Rwell)的位置，从图中可以清楚地看出该仿真宏模型的物理意义。 具体的仿真宏电路如下 首先，定义仿真电路并创建变量； .OPTIONS GMIN＝1.0E-14 .SUBCKT bsim_subcircuit(仿真电路名)1＝D2＝G3＝S4＝B #echo+tmp_l＝L tmp_w＝W tmp_nf＝＝1 tmp_ad＝L*W tmp_as＝L*Wtmp_pd＝2本文档来自技高网...
【技术保护点】
一种ＭＯＳ晶体管射频电路仿真宏模型，所述射频电路具有栅极节点、源极节点、漏极节点和衬底节点，所述仿真宏模型包括： ＭＯＳ晶体管仿真模型，其具有栅极、源极、漏极和衬底，所述栅极通过一栅电阻Ｒ↓［Ｇ］与所述射频电路的栅极节点相连，所述源极和漏极分别连接至所述射频电路的源极节点和漏极节点； 其特征在于，还包括： 源极结电容Ｃ↓［ｊｕｎ．ｓ］，其一端连接至晶体管源极，另一端连接至一第一衬底电阻Ｒ↓［ｊｕｎ．ｓ］，所述源极结电容Ｃ↓［ｊｕｎ．ｓ］和第一衬底电阻Ｒ↓［ｊｕｎ．ｓ］分别用于表征晶体管源极和衬底之间的结电容和寄生电阻； 漏极结电容Ｃ↓［ｊｕｎ．ｄ］，其一端连接至晶体管漏极，另一端连接至一第二衬底电阻Ｒ↓［ｊｕｎ．ｄ］，所述漏极结电容Ｃ↓［ｊｕｎ．ｄ］和第二衬底电阻Ｒ↓［ｊｕｎ．ｄ］分别用于表征晶体管漏极和衬底之间的结电容和寄生电阻，且所述第二衬底电阻Ｒ↓［ｊｕｎ．ｄ］的另一端与第一衬底电阻Ｒ↓［ｊｕｎ．ｓ］的另一端相连接于一电阻网络节点； 衬底体电阻Ｒ↓［ｂｕｌｋ］，其一端连接至所述电阻网络节点，另一端连接至晶体管的衬底，用于表征晶体管的体电阻；以及 衬底阱电阻Ｒ↓［ｗｅｌｌ］，其一端连接至所述电阻网络节点，另一端连接至所述射频电路的衬底节点，用于表征晶体管的阱电阻。...
【技术特征摘要】
1.一种MOS晶体管射频电路仿真宏模型，所述射频电路具有栅极节点、源极节点、漏极节点和衬底节点，所述仿真宏模型包括MOS晶体管仿真模型，其具有栅极、源极、漏极和衬底，所述栅极通过一栅电阻RG与所述射频电路的栅极节点相连，所述源极和漏极分别连接至所述射频电路的源极节点和漏极节点；其特征在于，还包括源极结电容Cjun.s，其一端连接至晶体管源极，另一端连接至一第一衬底电阻Rjun.s，所述源极结电容Cjun.s和第一衬底电阻Rjun.s分别用于表征晶体管源极和衬底之间的结电容和寄生电阻；漏极结电容Cjun.d，其一端连接至晶体管漏极，另一端连接至一第二衬底电阻Rjun.d，所述漏极结电容Cjun.d和第二衬底电阻Rjun.d分别用于表征晶体管漏极和衬底之间的结电容和寄生电阻，且所述第二衬底电阻Rjun.d的另一端与第一衬底电阻Rjun.s的另一端相连接于一电阻网络节点；衬底体电阻Rbulk，其一端连接至所述电阻网络节点，另一端连接至晶体管的衬底，用于表征晶体管的...
【专利技术属性】
技术研发人员：胡少坚，任铮，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。